DSP48E1 슬라이스 구조와 기능
목차
DSP48E1 개요
고속 디지털 신호 처리 장치. 주로 고속 신호 처리 작업 (FFT, 부동 소수점 계산, 카운터, 대형 버스 멀티플렉서 등)에 사용됨.
주요 기능
곱셈기 및 누산기
- 최대 속도로 작동하려면 최소 세 개의 파이프라인 레지스터 필요.
- 첫 번째 단계에서 두 개의 부분 곱 생성, 두 번째 단계에서 더함.
- 레지스터가 하나 또는 두 개만 있는 경우 M 레지스터를 사용하여 전력 절약과 성능 향상.
덧셈/뺄셈 및 논리 유닛
- 최대 속도로 작동하려면 입력 및 출력에 최소 두 개의 파이프라인 레지스터 필요.
Cascade 기능
- 가산기 Cascade를 사용하여 고속 파이프라인 필터 구현에 매우 효율적.
동적 제어 신호
- OPMODE, ALUMODE, CARRYINSEL로 제어되며 높은 유연성 제공.
- 레지스터와 동적 OPMODE를 사용하는 설계는 조합 논리 곱셈보다 DSP 슬라이스 기능을 더 잘 활용할 수 있음.
순차 및 Cascade 연산 지원
- 동적 OPMODE 및 Cascade 기능을 통해 가능.
기타 추가 기능
- 동기 리셋 및 클록 활성화 지원.
- 듀얼 A 입력 파이프라인 레지스터.
- 패턴 감지 및 논리 유닛 기능.
- SIMD(단일 명령 다중 데이터) 기능.
- MAC(곱셈 누산) 및 누산기 확장을 96bit까지 지원.
- 수렴 및 대칭 반올림.
- 카운터에 대한 종단 카운트 감지 및 자동 재설정.
- 순차 누산기에 대한 오버플로우/언더플로우 감지.
7 시리즈 FPGA DSP48E1 슬라이스
- 25비트 free-adder 및 D 레지스터: A 경로의 기능 향상.
- INMODE 제어: 곱셈(A*B)과 더하기 연산(A:B) 간 동적 전환 시 균형 잡힌 파이프라이닝 지원.
- 25 x 18 곱셈기.
- A 및 B 입력 캐스케이딩.
- 반독립적으로 선택 가능한 파이프라이닝: 직접 경로와 캐스케이드 경로 간.
- 별도 클록 활성화: 2단계 A 및 B 입력 레지스터 세트.
- 독립적인 C 입력 및 C 레지스터: 독립적인 리셋 및 클록 활성화.
- CARRYCASCIN 및 CARRYCASCOUT 내부 캐스케이드 신호: 두 개의 DSP48E1 슬라이스에서 96비트 누산기/가산기/감산기 지원.
- MULTSIGNIN 및 MULTSIGNOUT 내부 캐스케이드 신호: 96비트 MAC 확장을 위한 특별한 OPMODE 설정.
- SIMD 모드: 듀얼 24비트 또는 쿼드 12비트 SIMD 산술 연산 지원.
- 48비트 논리 유닛.
- 비트별 논리 연산: AND, OR, NOT, NAND, NOR, XOR, XNOR.
- 동적으로 선택 가능한 논리 유닛 모드: ALUMODE로 제어.
- 패턴 감지기.
- 오버플로우/언더플로우 지원.
- 수렴 반올림 지원.
- 종단 카운트 감지 및 자동 리셋.
- 캐스케이딩 48비트 P 버스: 내부 저전력 가산기 캐스케이드 지원.
- 옵션 17비트 Right Shift: 더 넓은 곱셈기 구현 지원.
- 동적 사용자 제어 운영 모드.
- 7비트 OPMODE 제어 버스: X, Y, Z 멀티플렉서 선택 신호 제공.
- 2단계 가산기의 캐리 입력 지원.
- 더 넓은 더하기/빼기 연산 지원.
- 3비트 CARRYINSEL 멀티플렉서.
- 입력, 파이프라인, 출력/누산 레지스터 옵션.
- 제어 신호(OPMODE, ALUMODE, CARRYINSEL)를 위한 제어 레지스터 옵션.
- 독립적인 클록 활성화 및 리셋: 리셋이 우선순위를 가짐.
- 첫 번째 단계 곱셈기가 사용되지 않을 때 전력 절약: USE_MULT 속성으로 내부 곱셈기 논리를 차단.
SIMD 모드
SIMD(Single Instruction, Multiple Data) 모드는 하나의 명령어로 여러 데이터를 동시에 처리하는 방식이다. DSP48E1 슬라이스에서 SIMD 모드는 48비트 가산기/감산기/누산기를 더 작은 데이터 세그먼트로 분할하여 각 세그먼트가 독립적으로 작동할 수 있도록 내부 캐리 전파를 차단한다.
주요 기능
- 데이터 세그먼트 분할:
- 48비트 가산기/감산기/누산기는 네 개의 12비트 가산기/감산기/누산기 또는 두 개의 24비트 가산기/감산기로 분할될 수 있음.
- 각 세그먼트는 독립적인 캐리 출력 신호를 가짐.
- SIMD 모드의 세분화는 동적 OPMODE 제어와는 달리 정적 구성.
- 동적 제어:
- ALUMODE[3:0]과 OPMODE[6:0] 제어 입력을 통해 기능을 동적으로 변경 가능.
구체적인 예시
- 48비트 가산기/감산기/누산기의 세분화:
- 48비트 가산기/감산기/누산기는 네 개의 12비트 가산기/감산기/누산기로 분할될 수 있으며, 각 세그먼트는 독립적인 캐리 출력을 가짐.
- 이 모드에서는 모든 12비트 가산기/감산기/누산기가 동일한 기능을 수행.
- 두 개의 24비트 가산기/감산기/누산기로도 분할 가능하며, 각 세그먼트는 독립적인 캐리 출력을 가짐.
- 곱셈기는 한 개만 사용 가능
- 논리 유닛 모드:
- ALUMODE[3:0] 및 OPMODE[3:2] 제어 비트를 통해 논리 유닛의 출력을 선택할 수 있음.
- 예를 들어,
X XOR Z,X AND Z,X OR Z등의 비트별 논리 연산을 수행할 수 있음.
결론
DSP48E1 슬라이스의 SIMD 모드는 복잡한 연산을 더 작은 독립적인 세그먼트로 분할하여 효율적으로 처리할 수 있는 기능을 제공. 동적 제어 신호를 통해 다양한 논리 연산을 수행할 수 있으며, 이를 통해 고성능의 저전력 디지털 신호 처리 기능을 구현할 수 있다.
