🍿CPU의 구조

⭐ 서론

앞서 우리는 현대 컴퓨터 구조로, 폰 노이만 구조와 하버드 구조를 알아보았다. 이를 통해 폰 노이만 구조가 갖는 의의는 프로그램을 더 이상 하드웨어의 개념이 아닌 컴퓨터 내부의 메모리에 명령어 형태의 2진 코드(디지털 신호)로 저장된 소프트웨어의 개념으로 전환했다는 것과 이러한 프로그램 명령어 2진 코드 신호들과 호환되는 설계의 하드웨어인 CPU의 도입을 초래했다는 것을 알았을 것이다. 그렇다면 이러한 현대 컴퓨터 구조에서 CPU는 어떻게 프로그램, 즉 명령어를 처리하는 것일까? 이를 알기 위해선 우선 CPU의 하드웨어 차원의 구조를 이해할 필요가 있다. 그래야만 명령어의 처리 방식이 실제적으로 어떻게 이루어지는 알 수 있기 때문이다.

⭐ 캐시 메모리

CPU의 처리 속도에 비해 주기억장치의 처리 속도는 많이 느리다. 실제로 ram에서 cpu 레지스터 간의 데이터 이동이 제일 느리다. 이로 인한 병목 현상을 해결하기 위해 cpu 내부에 캐시 메모리를 장착하여 cpu의 처리 속도와 주기억장치의 처리 속도 간의 차이를 줄인다. 캐시메모리에 관해선 메모리 장치에서 더 자세히 알아보도록 하겠다.
메모리 장치 post

⭐ CPU 코어

CPU 안에는 기억장치에 해당하는 캐시 메모리들과 함께 실제 연산과 제어를 수행하는 코어들이 내장되어있다. 멀티코어 CPU는 코어가 2개인 CPU, 쿼드코어 CPU는 코어가 4개인 CPU라고 한다. 최근에는 코어가 16개인 헥사코어 CPU까지 출시되어 PC에 사용된다. CPU 코어는 레지스터, 산술/논리 연산 장치, 제어 장치, 내부 버스로 이루어져있다. 운영체제에서 이야기 하겠지만 CPU 코어 하나마다 다중 프로그래밍 방식으로 명령어를 처리한다.

⚡멀티코어? 멀티쓰레드? 하이퍼쓰레드? 하드웨어 쓰레드? 소프트웨어 쓰레드? 그게 뭔데?

컴퓨터 부품들 중 CPU를 구입하기 위해 시중의 CPU 상품들의 사양들을 살펴본 경험이 있다면 CPU의 사양들 중 가장 CPU의 능력치를 나타내는 지표로 여겨지는 것이 CPU의 코어 수와 스레드 수이다. 코어는 위에서 설명한 바와 같이 실제적으로 연산과 제어가 이루어지는 하드웨어 단위라 할 수 있는데, 사실 원래는 하나의 코어 당 하나의 프로그램이 실행되고 다중 프로그래밍 방식으로 마치 여러 개의 프로그램이 동시에 수행되는 것처럼 보이는 것이었으나 하이퍼 쓰레드라는 하드웨어 쓰레드 기술을 도입함으로써 실제로 코어 하나당 2개의 프로그램이 동시에 수행될 수 있게 되어 CPU의 스레드 수가 코어 수의 2개가 되게 되었다. 여기서 하이퍼 쓰레드란 것은 우리가 흔히 알고 있는 소프트웨어 측면의 쓰레드와는 다른 것으로 운영체제를 다룰 때 이에 대해 자세히 알아보도록 하자.

⭐ 레지스터

레지스터는 코어가 주기억장치로부터 읽어 온 명령어와 자료를 저장할 임시 저장 장소, 산술/논리 연산 장치에서 처리한 결과를 저장할 임시 저장 장소, core의 상태를 저장할 저장 장소, 다음에 실행할 명령어의 주소값을 저장할 저장 장소 등 그 목적에 따라 종류가 여러 가지이다. 레지스터는 종류에 상관없이 공통적으로 내부 처리 연산을 위한 임시 저장 장소 용도로 사용된다.

• PC(프로그램 카운터): 다음에 실행할 명령어의 주소를 기억하는 레지스터이다. 분기(branch) 명령어가 실행되는 경우 PC가 분기의 목적지 주소로 갱신된다.

• IR(명령어 레지스터): 현재 실행 중인 명령어를 기억하는 레지스터이다.

• MAR(메모리 주소 레지스터): 메인 메모리에 읽기/쓰기를 하는 주소를 저장하는 레지스터이다.

• MBR(메모리 버퍼 레지스터): 메인 메모리에 읽기/쓰기를 하는 데이터를 저장하는 레지스터이다.

• AC(누산기 레지스터): 연산 결과를 일시적으로 저장하는 레지스터이다.

• Status register(상태 레지스터): 코어 내부의 상태를 저장하는 레지스터(오버플로우, 언더플로우, 캐리, zero, 음수 등의 상태를 저장)로써 프로그램 실행 제어와 밀접한 관련이 있다. Flag register라고도 한다.
  

• Base register(베이스 레지스터): 간접 주소 지정 방식에서 주소의 시작 번지를 기억하는 레지스터이다.

• Index register(인덱스 레지스터): 프로그램에서 반복 연산의 횟수나 인덱싱을 위해서 사용되는 레지스터이다.

• Shift register(쉬프트 레지스터): 저장된 값을 왼쪽/오른쪽으로 1비트씩 자리를 이동하는 레지스터: 쉬프트 연산에 사용된다.

⭐ 산술/논리 연산 장치와 제어 장치

산술/논리 연산 장치(ALU)는 산술연산(더하기, 빼기, 곱하기, 나누기 등)을 수행하는 산술연산 모듈과 논리연산(AND, OR, NOT, XOR 등)을 수행하는 논리연산 모듈로 구성된 회로이다. 산술연산 모듈과 논리연산 모듈의 회로 설계 구조는 순차 논리 회로와 조합 논리 회로 등의 디지털 논리 회로를 학습한 다음 이해하도록 하자.

제어장치는 처리해야 할 명령어들을 해석하고, 이 명령어 수행에 필요한 제어 신호를 생성해서 적절한 모듈에게 신호를 보낸다. 예를 들어 ALU에게 특정 연산을 명령하거나, 메인 메모리에게 읽기/쓰기 등의 제어 명령을 내리거나, CORE 내부의 다른 모듈이나 CORE 외부의 장치(입력 장치, 출력 장치, 메모리)들의 제어를 담당하는 컨트롤 타워 역할을 수행한다.

산술/논리 연산 이외의 명령어(LOAD, STORE 연산 등)들은 CORE가 메인 메모리에게 어떤 명령을 전달하는 일이다. 이런 일을 제어 장치가 명령한다. 제어 장치는 명령어를 해독하여 적절한 데이터 처리 신호를 위한 제어 신호를 발생시키는 장치로, 명령어와 CPU 상태 신호와 클럭을 입력으로 받아들인다.

제어 장치의 구현 방법은 크게 하드와이어 제어 방식과 마이크로 프로그램 기반 제어 방식이 있는데 마이크로 프로그램 기반 제어 방식에 대해서만 알아보자. 마이크로 프로그램 기반 제어 방식은 Programmable ROM을 이용하여 필요한 제어 신호를 프로그래밍하는 방식이다. 마이크로 프로그램이란 제어 메모리, 제어 기억장치(control memory) 내부에 있는 마이크로 명령어들의 집합으로써, 하나의 기계어(add 같은 것)를 실행할 때 필요한 일련의 제어 신호들의 묶음이라고 생각할 수 있다. 마이크로 프로그램 기반 제어 방식은 기계어가 더 작은 단위로 나뉘어서 실행될 수 있도록 하는 마이크로 프로그램을 PROM에 프로그래밍하는 방식이다.

• 명령어 해독기(instruction decoder): 명령어 레지스터(instruction register)에 있는 명령어의 연산 코드(operation code)를 해독하여 해당 연산을 수행하기 위한 루틴의 시작 주소를 결정한다.이 때 매핑을 이용한다(매핑은 파싱과는 다르지만 인코딩을 통해 나온 데이터를 파싱하므로 그 둘은 관련이 있으며 매핑과 인코딩은 그 성질이 비슷하다. 인코딩의 과정 중 매핑이 일어난다. 마이크로 프로그램을 설명할 때 다시 자세히 다루도록 하겠다.)

• 제어 주소 레지스터(control address register): 다음에 실행할 마이크로 명령어의 주소를 저장하는 레지스터로, 이 주소는 제어기억장치의 특정 위치를 가리킨다.

• 제어 기억장치(control memory): 마이크로 명령어들로 이루어진 마이크로 프로그램을 저장하는 내부 기억장치

• 제어 버퍼 레지스터(control buffer register): 제어 기억장치로부터 읽혀진 마이크로 명령어 비트들을 일시적으로 저장하는 레지스터

• 디코더(decoder): 명령어의 해독 결과로 생성된 마이크로 명령어에 따라서 각 장치로 보낼 제어 신호를 생성하는 회로

• 순서 제어 모듈: 마이크로 명령어의 실행 순서를 결정하는 회로들의 집합.

⭐ 내부 버스

cpu core 내부에는 데이터가 전달되는 경로인 자료 버스와 제어 신호가 전달되는 경로인 제어 버스, 데이터를 읽거나 쓰기 위한 주소가 전달되는 경로인 주소 버스가 연결되어 있다. 자료 버스는 연산 장치와 레지스터 간의 연결 경로이며 제어 버스는 연산장치와 레지스터에 여러 종류의 제어신호를 전달하는 경로이다. cpu core의 내부 버스는 cpu core 외부의 시스템 버스와 직접 연결되지 않는다. 반드시 메모리 버퍼 레지스터나 시스템 버스 인터페이스 회로를 통해 시스템 버스와 접속한다.