PCB 레이어 결정 규칙

PCB 레이어 구조

• 레이어는 동박이 배치될수 있는 층 (배선 가능한 층)
  한쪽면에만 신호선 갈수 있으면 단층 기판
  상/하면 신호선 있는 경우 양면(2층) 기판
  다층 PCB (4층 이상)

• 단층
  
  구성 설명
  실크스크린 (Silkscreen) 부품 식별 마킹 (옵션)
  솔더마스크 (Solder Mask) 납땜 이외 영역 보호
  Top Copper (패턴) 유일한 전기 회로층
  절연기판 (FR-4 등) 기본 기판, 전기 절연체

• 4층 기판
  순번 레이어 설명
  1 Top Silkscreen 부품명, 마킹 등
  2 Top Solder Mask 절연 보호막
  3 Top Layer (Signal) 상단 신호 회로
  4 Prepreg (절연층) 접착 및 절연
  5 Inner Layer 1 (GND Plane) 접지면
  6 Core (절연층)
  7 Inner Layer 2 (Power Plane) 전원면
  8 Prepreg
  9 Bottom Layer (Signal) 하단 신호 회로
  10 Bottom Solder Mask
  11 Bottom Silkscreen

PCB 스택업 (Stackup, 적층 구조)
스택업 : PCB 층수, 높이 ,동박 두께 (oz) 등 에 대한 적층 구조

다층 레이어 사용시 넓은 그라운드와 낮은 임피던스 경로 구현 가능.

PCB 부품 배치 주요 설계 규칙

동박의 두께
단위 : oz (0.035mm)
일반적으로 1oz 사용, 고전압으로 발열 크면 2oz 3oz

패턴의 넓이 규칙 (Trace width)
라우팅 하기전 배선의 높이 넓이 배선 간격 결정
높이는 1oz (0.035mm) 기준

넓이의 경우 디지털 신호선 일반적 0.1~0.25mm
전원선 전류의 2~3배 마진
고전류 시 가까운 곳에서 넓이 굵게 변경

3W Rules

• 

크로스토크 :
인접 선로에서 커패시턴스/인덕턴스 결합에 의한 노이즈 유도 현상
라인간 크로스토크를 줄이기 위해 라인간격을 크게 함

3W 법칙 :
선 중심 간격이 선폭의 3배 이상일 때 전계의 70%가 서로 간섭할 수 없음
상호 간섭 없이 98%의 전기장을 달성하기 위해 10W 간격을 사용

부품 배치 순서

기능별 블록 배치

• 회로도(Schematic)를 블록별로 구분
  각 기능 단위를 독립적으로 직사각형 공간에 배치
  전압 / 전류 크기에 따른 그룹화

• ex) 전원부/ MCU/통신부(UART, CAN, Ethernet 등)
  센서/입출력부/ 고속 인터페이스 (USB, HDMI 등)

• 신호 흐름 방향 고려:
  일반적으로 좌 → 우 또는 상 → 하 방향으로 흐르도록 구성.
  전원 → 제어부 → 부하 순서.
  전원 → 제어 → 출력 순서로 배치
  아날로그 ↔ 디지털 회로를 분리해서 배치 (공통 GND 주의)

• 각 블록 간 간격을 약간 확보하여 배선 공간 확보.
  GND Plane은 각 블록별로 중복되지 않게 조심.

고정된 위치 부품 소자 배치

외부 연결 및 물리적 제약을 먼저 고려해 설계 방향성을 고정.
중요 소자 배치 (클럭 소자, CPU 소자, 리셋 소자 등)
커넥터는 보드 외곽 배치, ESD 나 서지 문제

부품 종류	배치 위치 고려사항
커넥터	PCB 가장자리 / 외부 인터페이스 위치에 고정
스위치 / LED / 버튼	사용자가 보거나 누를 수 있는 위치에
디스플레이	화면 중앙 또는 하우징 창 위치에
RF 안테나	PCB 가장자리, GND로부터 분리된 공간
고정 나사홀	반드시 미리 확보

• 절차
  보드 Outline 설정 후, 고정된 부품 위치부터 배치
  하우징/메커니컬 도면이 있다면 해당 부품과 간섭 확인
  외부 연결선의 길이도 고려하여 방향 결정

• 외부단자에 접속되는 부품부터 우선적으로 배치
  중앙부에 도체 패턴이 집중되는 경향, 접속이 많은 부품은 기판 주변부터 배치
  배선의 길이 및 공간 고려

• 삽입오류를 방지하기 위해 극성이 있는 부품 취급방향을 통일

전원 및 접지 설계 고려

• 목적:
  전류 루프 최소화, 전압 강하 및 노이즈 최소화.
  전원 품질 유지, EMI/ESD 억제 목적.

• 절차:
  전원 경로를 따라 부품을 배치:
  Power In → 필터 → 레귤레이터 → 부하(Load)
  전류가 많이 흐르는 전원 라인은 넓고 짧게
  디커플링 캐패시터는 항상 전원핀 근처에
  전체적으로 연속적인 GND Plane이 깔려 있어야 함
  High-Current Path는 짧고 굵게

• 예시:
  LDO → MCU → 센서 순으로 배치.
  고속 칩이나 FPGA는 전용 전원칩과 함께 묶어서 배치

• 팁:
  다중 전원 레일 (3.3V, 5V, 1.8V 등)은 색깔 구분해서 명확히 관리
  GND는 가능하면 하나의 Plane으로 유지(분할 금지)

배선 최적화를 위한 배치

일반 배선 규칙

• 트레이스 길이 최소화
  고속/민감 신호는 배선 짧고 굵게, 직선에 가깝게
  전기적 안전 고려

• 비직교(45도) 배선 선호
  직각 배선은 회피, 갑작스러운 임피던스 편차 줄이기 위함
  EMI 감소 및 에칭 품질 향상

• 크로스토크 줄이는 배선
  배선 충분한 이격
  최대한 짧은 평행 배선
  상/하 레이어 직각 교차 배선
  그라운드 가드 활용 : 신호선 사이나 신호선을 그라운드로 감싸 커플링 분산

배선 규칙
배선 분기시 패드나 비아에서 분기
패드 비아 간격 유지

선폭(트레이스 폭, Trace Width)

• 신호용 0.15~0.3 mm (일반 회로), 0.1 mm 이상 권장
  전원용 전류에 따라 증가 필요. 예) 1A → 0.5~1.0 mm 이상
  허용 전류의 2~3배
  고전류 2A 이상 → 1.5mm 이상 권장 또는 구리 두께 2oz 이상 사용
  임피던스 제어선 특성 임피던스(50Ω 등)를 고려해 계산 (고속 신호)

간격(Clearance)

• 일반 신호선 간격 ≥ 0.15 mm (보통 0.2~0.25 mm 권장)
  고전압 회로 : 전압에 따라 clearance 확보 필요
  (예: 600V → 최소 2~3 mm 이상)
  GND/Power Plane과 신호 최소 0.2 mm 이상 간격 유지

배선 및 Plane 외곽 에지에 반사파 있음 : 한쪽 끝 오픈 X

통일 버스 신호선 길이 되도록 같게 : 타이밍 스큐 방지
임피던스 매칭 배선

• 배선 간 최소 거리 (Differential, High Voltage 등)
  일반 신호선 ↔ 신호선 ≥ 0.2mm
  클럭 ↔ 일반신호 ≥ 1mm
  전원 ↔ GND ↔ 기타 ≥ 0.3~0.5mm
  고전압 회로 IPC-2221 기준으로 적용 필요

• 클럭 블록 배선
  클럭 신호선 최대한 짧게 배선
  클럭 신호선 중간에 임피던스 편차 일으킬 수 있는 비아 사용하지 않음
  배선 간 간격 3W 룰 준수
  다층 PCB에서 그라운드 층 가까운 레이어 배선
  그라운드 PLANE 으로 감싸서 RF 노이즈 영향 줄임

비아(Via) 사용 규칙

• 최소 사용 원칙 : 고속 신호는 via 최소화
  전원/접지용 via는 병렬 사용 : 고전류 패스에서는 여러 개 via 병렬 적용
  라인 교차 최소화 : 가능한 한 층간 전환(Via) 적게 사용

임피던스 편차 반사파
그라운드 비아
직렬비아
방열 (히트싱크)

Sumarry

1. 기능 블록별로 영역 나누기 (전원, MCU, IO 등)
   ↓
2. 고정 위치 소자부터 먼저 배치 (커넥터, 나사홀 등)
   ↓
3. 전원 및 GND 흐름을 고려하여 블록 내 배치 조정
   ↓
4. 고속 신호/발열/간섭 고려해 추가 재배치
   ↓
5. 전체적으로 배선이 자연스러운지 검토

기타

열 관리 (Thermal Management)

• 발열 부품 분산 배치
  FET, 전압레귤레이터, 파워 IC 등은 밀집 배치 피하기

• Thermal Via 사용
  발열 부품 하단에 다수의 써멀 비아 삽입 → 하층으로 열 전달
  방열면 확보 구리면 또는 히트싱크 패드 연결

EMI/신호 무결성(SI) 고려

• 고속신호는 GND Plane 위에 배치
  리턴 패스가 바로 아래 존재해야 반사 및 EMI 억제

• 클럭/고속라인은 외곽 배치 지양 , EMI 방출 우려 있음
  신호선은 루프 되지 않도록 리턴 경로(GND)를 끊지 않도록 설계

제조 및 조립 고려 (DFM)

• 부품 간 최소 간격 확보
  실장 기계 및 납땜 공정 고려 (일반적으로 0.5~1.0mm 이상 권장)

• 극성 있는 부품은 방향 통일
  SMT 부품 우선 배치, 양면 실장 시 Top Side 중심 설계
  Test Point 확보, 디버깅/생산 검사 위한 테스터핀 배치

기구적 요소 고려

• 커넥터 위치 : 기구 외형과 일치시켜야 함 (패널부 위치 등)
  나사 구멍 : 부품과 겹치지 않게, GND plane 단절 주의
  보드 외곽 여유 : 가공 여유 또는 V-Cut 고려해 여유 공간 확보

Ref
https://www.globalwellpcba.com/ko/%EB%8B%A8%EC%9D%BC-%EB%A0%88%EC%9D%B4%EC%96%B4-pcb-%EB%9E%80-%EB%AC%B4%EC%97%87%EC%9E%85%EB%8B%88%EA%B9%8C/
https://ko.eashub.com/4-layer-vs-6-layer-pcb-cost/
https://taeheon.tistory.com/entry/PCB-%EC%B8%B5-%EB%B0%B0%EC%97%B4Layer-Stack-up-%EC%B8%B5-%EB%B0%B0%EC%97%B4-%EA%B5%AC%EC%A1%B0
< 참고문헌 [ 규칙으로 배우는 임베디드 시스템, 회로설계 및 PCB설계 규칙 - 장선웅 저 ] >