[6주차 : 유한상태기계에 대한 이해]

---

1. FSM의 출력값 확인

① 상태도

② Output 설정

③ Transitions 설정

④ Actions 설정

시뮬레이션 결과
1) 첫번째 상승에지에서 Reset이 되므로 State1에서 시작 & Din=1 이므로: State1 → State2
2) 두번째 상승에지에서 Din=0 이므로: State2 → State3
3) 세번째 상승에지에서 출력값=1(State3)이 되며 & Din=1 이므로: State3 → State2
4) 네번째 상승에지에서 Din=0 이므로: State2 → State3
5) 다섯번째 상승에지에서 출력값=1(State3)이 되며 & Din=0 이므로: State3 → State1
6) 여섯번째 상승에지에서 Din=0 이므로: State1 → State1
7) 일곱번째 상승에지에서 Din=1 이므로: State1 → State2
8) 여덟번째 상승에지에서 Din=1 이므로: State2 → State2
9) 아홉번째 상승에지에서 Din=0 이므로: State2 → State3
10) 열번째 상승에지에서 출력값=1(State3)이 되며 & Din=0 이므로: State3 → State1
11) 이후 Din=0이 계속 유지되므로, State1 → State1이 반복된다.

---

2. Control Unit 설계

1) Control Unit의 상태도

① 다이어그램

② State Machine Wizard

③ Control Unit의 Verilog 파일 수정
○ cnt[1:0] → cnt 로 수정 (멀티비트 삭제)

2) 전체 모듈 설계

① 블록 다이어그램 설계

② 시뮬레이션 결과

---