논리함수의 최적화된 구현(1)

7-입력 곱의 항을 구현하기 위한 4-입력 AND 게이트 사용

팬인(fan-in) 제한 문제
: FPGA에서는 한 게이트당 최대 4개 입력까지만 가능

함수분할 (함수 최적화)

원 함수 f의 SOP 표기

$f = \overline{x_1} \overline{x_3} x_4 + \overline{x_1} x_3 \overline{x_4} + x_2 \overline{x_3} x_4 + x_2 x_3 \overline{x_4}$

중간 함수로 묶기

$f = x_1 (x_3 \oplus x_4) + x_2 \overline{(x_3 \oplus x_4)}$

멀티레벨 회로 구조

블록 다이어그램

XOR / XNOR

XOR (Exclusive OR)

$F = A \oplus B = \overline{A}B + A\overline{B}$

XNOR (Exclusive NOR) = XAND

$F = A \oplus B = \overline{A}B + A\overline{B}$

NAND 게이트를 사용한 SOP의 구현

XOR구현

논리식

$F = A \oplus B = \overline{A}B + A\overline{B}$

Sum–of–Products 구현

NOT & AND & OR 만으로 직접 SOP 수식 구현

NAND 게이트만 사용한 구현

최적화된 NAND 전용 구현

중복된 연산

위쪽/아래쪽에서 각각 $\overline{x_1 x_2}$ 두 번 ⨯ 연산

공통 연산 추출

다단 NAND

원래 회로 (AND + OR)

NAND 변환을 위한 NOT 추가

최종: 순수 NAND 회로

다단 NOR

NOR 변환을 위한 NOT 추가

순수 NOR 회로