검색식 작성하기
(
(
"NAND flash*" OR "vertical NAND*" OR "V-NAND" OR "VNAND" OR "낸드플래시" OR 비휘발 OR non-volatile OR "NAND" OR 낸드 OR 저장장치 OR "저장 엘리먼트"
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR "에치" OR "에칭" OR "식각" OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각" OR "크라이오제닉 에치" OR "크라이오제닉 에칭"
OR
"Thin flim Deposition" OR "박막 공정" OR "박막 증착" OR "Mold Deposition" OR "몰드 증착" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR "플라즈마 화학 기상 증착" OR Oxide-Nitride OR 산화막-질화막 OR 옥사이드-나이트라이드 OR "Blocking Oxide" OR "블로킹 옥사이드" OR "블로킹 산화막" OR CTN OR "Charge Trap Nitride" OR "차지 트랩 나이트라이드" OR "Tunnel Oxide" OR "터널 옥사이드" OR "터널 산화막" OR "Channel Poly-Si" OR "채널 다결정 실리콘" OR "Grain Boundary" OR "그레인 바운더리" OR "Core Oxide" OR "Sacrificial Material" OR "희생막" OR "희생물질" OR "Multi Level Contact" OR "다중 레벨 컨택트" OR "다중 레벨 콘택트" OR "멀티 레벨 컨택트" OR "멀티 레벨 콘택트" OR "Charge Trap Flash" OR CTF OR "차지 트랩 플래시" OR "Atomic Layer Deposition" OR "ALD" OR "원자층 증착" OR "Replacement Gate" OR "Gate Replacement" OR "게이트 치환" OR Overlay OR 오버레이 OR "오버레이 마크"
OR
"BEOL" OR Back-end-of-line OR Passivation OR 패시베이션 OR "Word-line" OR "WL" OR "Bit-line" OR "BL" OR "워드라인" OR "비트라인"
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC"
OR
"wafer bonding" OR "웨이퍼 본딩" OR "웨이퍼 접착" OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "하이브리드 본딩" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "구리 접합" OR "Cu-A Bonding" OR Annealing OR 어닐링 OR "Interconnection Pad" OR "인터커넥션 패드"
)
)
단어 추가 외에, " "의 사용 방식이나 ADJ2 추가 등의 기존 단어의 검색 방식을 변경중
(
(
"NAND flash*" OR "vertical NAND*" OR "V-NAND" OR "VNAND" OR "낸드플래시" OR 비휘발 OR non-volatile OR "NAND" OR 낸드 OR 저장장치 OR "저장 엘리먼트"
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR "에치" OR "에칭" OR "식각" OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각" OR "크라이오제닉 에치" OR "크라이오제닉 에칭"
OR
"Thin flim Deposition" OR "박막 공정" OR "박막 증착" OR "Mold Deposition" OR "몰드 증착" OR"Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR "플라즈마 화학 기상 증착" OR Oxide-Nitride OR 산화막-질화막 OR 옥사이드-나이트라이드 OR "Blocking Oxide" OR "블로킹 옥사이드" OR "블로킹 산화막" OR CTN OR "Charge Trap Nitride" OR "차지 트랩 나이트라이드" OR "Tunnel Oxide" OR "터널 옥사이드" OR "터널 산화막" OR "Channel Poly-Si" OR "채널 다결정 실리콘" OR "Grain Boundary" OR "그레인 바운더리" OR "Core Oxide" OR "Sacrificial Material" OR "희생막" OR "희생물질" OR "Multi Level Contact" OR "다중 레벨 컨택트" OR "다중 레벨 콘택트" OR "멀티 레벨 컨택트" OR "멀티 레벨 콘택트" OR "Charge Trap Flash" OR CTF OR "차지 트랩 플래시" OR "Atomic Layer Deposition" OR "ALD" OR "원자층 증착" OR "Replacement Gate" OR "Gate Replacement" OR "게이트 치환" OR Overlay OR 오버레이 OR "오버레이 마크"
OR
"BEOL" OR Back-end-of-line OR Passivation OR 패시베이션 OR "Word-line" OR "WL" OR "Bit-line" OR "BL" OR "워드라인" OR "비트라인"
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC"
OR
"wafer bonding" OR "웨이퍼 본딩" OR "웨이퍼 접착" OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "하이브리드 본딩" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "구리 접합" OR "Cu-A Bonding" OR Annealing OR 어닐링 OR "Interconnection Pad" OR "인터커넥션 패드"
)
)수정중
(
(
"NAND flash*" OR "vertical NAND*" OR "V-NAND" OR "VNAND" OR "낸드플래시" OR 비휘발 OR non-volatile OR "NAND" OR 낸드 OR 저장장치 OR "저장 엘리먼트"
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR "에치" OR "에칭" OR "식각" OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각" OR "크라이오제닉 에치" OR "크라이오제닉 에칭"
OR
"Thin flim Deposition" OR "Mold Deposition" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
"박막 공정" OR "박막 증착" OR "몰드 증착" OR "몰드 디포지션" OR "플라즈마 화학 기상 증착" OR 산화막-질화막 OR 옥사이드-나이트라이드 OR "블로킹 옥사이드" OR "블로킹 산화막" OR "차지 트랩 질화막" OR "차지 트랩 나이트라이드" OR "터널 옥사이드" OR "터널 산화막" OR "채널 다결정 실리콘" OR "그레인 바운더리" OR 희생막 OR 희생물질 OR "다중 레벨 컨택트" OR "다중 레벨 콘택트" OR "멀티 레벨 컨택트" OR "멀티 레벨 콘택트" OR "차지 트랩 플래시" OR "원자층 증착" OR "게이트 치환" OR 오버레이 OR "오버레이 마크"
OR
박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR Passivation OR 패시베이션 OR Word-line OR "WL" OR Bit-line OR "BL" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC"
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad"
OR
"웨이퍼 본딩" OR "웨이퍼 접착" OR "하이브리드 본딩" OR "구리 접합" OR 어닐링 OR "인터커넥션 패드" OR
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드
)
)2364
수정중2
(
(
"NAND flash*" OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR non-volatile OR 저장장치 OR "저장 엘리먼트" OR SSD OR Solid-state-disk
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around OR "vertical NAND*"
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*"
OR
"Thin flim Deposition" OR "Mold Deposition" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR Passivation OR 패시베이션 OR Word-line OR "WL" OR Bit-line OR "BL" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC"
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드
)
)1635
수정중3
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR non-volatile OR 저장장치 OR "저장 엘리먼트" OR SSD OR Solid-state-disk
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around OR "vertical NAND*"
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*"
OR
"Thin flim Deposition" OR "Mold Deposition" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR Passivation OR 패시베이션 OR Word-line OR "WL" OR Bit-line OR "BL" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC"
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드
)
)2706
Cell Feature Size(효과가 없는 듯...), 모듈1에 Nonvolatile 추가 및 구조 변경(비휘발 주메모리 방지)
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR (non-volatile OR Nonvolatile) NEAR5 Memory OR 저장장치 OR "저장 엘리먼트*" OR SSD OR Solid-state-disk
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around OR "vertical NAND*"
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*"
OR
"Thin flim Deposition" OR "Mold Deposition" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR Passivation OR 패시베이션 OR Word-line OR "WL" OR Bit-line OR "BL" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC" OR cell NEAR2 feature NEAR2 size
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드
)
)3190
수정중4
bit-line, word-line 말고 bit line, word line 추가하기(-가 띄어쓰기 대체까지는 안 되는 모양이다), Solid State Disk도 추가(효과가 그닥..)
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR (non-volatile OR Nonvolatile) NEAR5 Memory OR 저장장치 OR "저장 엘리먼트*" OR SSD OR Solid-state-disk OR "Solid State Disk"
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR high-stack* OR multi-deck OR multi-layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "multi-layer*" OR "three dimension*" OR Layer-by-layer OR "3D NAND" OR "삼차원 낸드" OR vertical OR 수직낸드 OR GAA OR gate-all-around OR "vertical NAND*"
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*"
OR
"Thin flim Deposition" OR "Mold Deposition" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR "Back end of line" OR Passivation OR 패시베이션 OR Word-line OR "Word line*" OR "WL" OR "WLs" OR Bit-line OR "Bit Line*" OR "BL" or "BLs" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC" OR cell NEAR2 feature NEAR2 size
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드
)
)4071
수정중5
ssd 삭제(인공지능 모델이나, 환경공학 등에서 겹치는 말이 꽤 있는 것 같다), 모듈2의 다층 구조에서 layer라는 키워드에 대한 구조 변경 및 모듈 3에 layer 및 Film 추가, 모듈2 vertical 삭제, 삼차원 낸드*를 삼차원으로 변경 및 3차원 등 추가
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR (non-volatile OR Nonvolatile) NEAR5 Memory OR 저장장치 OR "저장 엘리먼트*" OR Solid-state-disk OR "Solid State Disk"
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직 OR 다층 OR "layered structure*" OR "three dimension*" OR Layer ADJ by ADJ layer OR "3D NAND*" OR 삼차원 OR 3차원 OR 수직낸드 OR GAA OR gate-all-around OR "vertical NAND*"
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR double-stack* OR triple-stack* OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*"
OR
Film OR Layer OR "Thin flim Deposition" OR "Mold Deposition" OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR "Back end of line" OR Passivation OR 패시베이션 OR Word-line OR "Word line*" OR "WL" OR "WLs" OR Bit-line OR "Bit Line*" OR "BL" or "BLs" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC" OR cell NEAR2 feature NEAR2 size
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR Die-to-Wafer OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드
)
)
4586
수정중6
모듈2 구조 일부 수정, 3D 및 4D를 구조에 추가, 식각 단계의 plug 추가 및 증착 단계의 유의어 및 공정 키워드(stitching) 추가, 웨이퍼 접합부에서 키워드 추가, 리소그래피 추가 layer 및 필름 제거, 유전체 관련 단어 추가
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR (non-volatile OR Nonvolatile) NEAR5 Memory OR 저장장치 OR "저장 엘리먼트*" OR Solid-state-disk OR "Solid State Disk"
)
AND
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 다층 OR "layered structure*" OR "three dimension*" OR Layer ADJ by ADJ layer OR "3D NAND*" OR 삼차원 OR 3차원 OR 수직 ADJ 낸드 OR GAA OR gate-all-around OR "vertical NAND*" OR 3D OR 4D OR 4차원 OR 사차원 OR (Multi OR Dual OR Double OR Tri) ADJ (deck OR Tier OR layer)
)
AND
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*" OR 2-plug OR 3-plug OR "2단 플러그*" OR "3단 플러그*" OR 식각가스 OR Lithography OR 리소그래피
OR
dielect OR Ferroelect OR High-K OR "Thin flim Deposition" OR "Mold Deposition" OR Stitching OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
유전층 OR 유전막 OR 유전체 OR 강유전 OR 고유전 OR 박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 스티칭 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR "Back end of line" OR Passivation OR 패시베이션 OR Word-line OR "Word line*" OR "WL" OR "WLs" OR Bit-line OR "Bit Line*" OR "BL" or "BLs" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC" OR cell NEAR2 feature NEAR2 size OR (주변 OR 배열 OR 어레이) NEAR2 셀
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR "wafer to wafer" OR Die-to-Wafer OR "Die to wafer" OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad" OR "bonding Interface" OR "die stacking"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR "웨이퍼 대 웨이퍼" OR "다이 대 웨이퍼" OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드 OR 본딩계면 OR 다이적층
)
)
3844
수정중7: 구조 변경 (1 NEAR5 2)OR(1 NEAR5 3)
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR (non-volatile OR Nonvolatile) NEAR5 Memory OR 저장장치 OR "저장 엘리먼트*" OR Solid-state-disk OR "Solid State Disk"
)
NEAR5
(
stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 다층 OR "layered structure*" OR "three dimension*" OR Layer ADJ by ADJ layer OR "3D NAND*" OR 삼차원 OR 3차원 OR 수직 ADJ 낸드 OR GAA OR gate-all-around OR "vertical NAND*" OR 3D OR 4D OR 4차원 OR 사차원 OR (Multi OR Dual OR Double OR Tri) ADJ (deck OR Tier OR layer)
)
)
OR
(
(
"NAND flash*" OR V-NAND OR VNAND OR NAND OR 낸드 OR 낸드플래시 OR "낸드 플래시*" OR 비휘발 OR (non-volatile OR Nonvolatile) NEAR5 Memory OR 저장장치 OR "저장 엘리먼트*" OR Solid-state-disk OR "Solid State Disk"
)
NEAR5
(
alignment OR 정렬 OR "vertical channel" OR 수직채널 OR "channel hole" OR 채널 ADJ2 홀 OR staircase OR 계단 OR Integrat OR gate-stack*
OR
HAR OR high aspect ratio OR 고종횡비 OR "Etching" OR "Etch" OR 에치 OR 에칭 OR 식각 OR slit OR 슬릿 OR "Cryogenic Etch" OR "Cryogenic Etching" OR "극저온 식각*" OR "크라이오제닉 에치*" OR "크라이오제닉 에칭*" OR 2-plug OR 3-plug OR "2단 플러그*" OR "3단 플러그*" OR 식각가스 OR Lithography OR 리소그래피
OR
dielect OR Ferroelect OR High-K OR "Thin flim Deposition" OR "Mold Deposition" OR Stitching OR "Plasma Enhanced Chemical Vapor Deposition" OR PE-CVD OR Oxide-Nitride OR "Blocking Oxide" OR CTN OR "Charge Trap Nitride" OR "Tunnel Oxide" OR "Channel Poly-Si" OR "Grain Boundary" OR "Core Oxide" OR "Sacrificial Material" OR "Multi Level Contact"OR "Charge Trap Flash" OR CTF OR "Atomic Layer Deposition" OR "ALD" OR "Replacement Gate" OR "Gate Replacement" OR Overlay
OR
유전층 OR 유전막 OR 유전체 OR 강유전 OR 고유전 OR 박막 ADJ2 공정 OR 박막 ADJ2 증착 OR 몰드 ADJ2 증착 OR 몰드 ADJ2 디포지션 OR 스티칭 OR 플라즈마 ADJ2 화학 ADJ2 기상 ADJ2 증착 OR 산화막-질화막 OR 옥사이드-나이트라이드 OR 블로킹 ADJ2 옥사이드 OR 블로킹 ADJ2 산화막 OR 차지 ADJ2 트랩 ADJ2 질화막 OR 차지 ADJ2 트랩 ADJ2 나이트라이드 OR 터널 ADJ2 옥사이드 OR 터널 ADJ2 산화막 OR 채널 ADJ2 다결정 ADJ2 실리콘 OR 그레인 ADJ2 바운더리 OR 희생막 OR 희생물질 OR 다중 ADJ2 레벨 ADJ2 컨택트 OR 다중 ADJ2 레벨 ADJ2 콘택트 OR 멀티 ADJ2 레벨 ADJ2 컨택트 OR 멀티 ADJ2 레벨 ADJ2 콘택트 OR 차지 ADJ2 트랩 ADJ2 플래시 OR 원자층 ADJ2 증착 OR 게이트 ADJ2 치환 OR 오버레이 OR 오버레이 ADJ2 마크
OR
"BEOL" OR Back-end-of-line OR "Back end of line" OR Passivation OR 패시베이션 OR Word-line OR "Word line*" OR "WL" OR "WLs" OR Bit-line OR "Bit Line*" OR "BL" or "BLs" OR 워드라인 OR 비트라인
OR
"CUA" OR "CMOS Under the Array" OR "COP" OR "Core Over Periphery" OR "cell on peri" OR "cell under array" OR "cell on peripheral" OR "circuit under cell" OR "peripheral under cell" OR "PUC" OR cell NEAR2 feature NEAR2 size OR (주변 OR 배열 OR 어레이) NEAR2 셀
OR
"wafer bonding" OR bond ADJ2 wafer OR wafer-to-wafer OR "wafer to wafer" OR Die-to-Wafer OR "Die to wafer" OR WoW OR W2W OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "Cu-to-Cu Bonding" OR "Cu-A Bonding" OR Annealing OR "Interconnection Pad" OR "bonding Interface" OR "die stacking"
OR
웨이퍼 ADJ2 본딩 OR 웨이퍼 ADJ2 접착 OR "웨이퍼 대 웨이퍼" OR "다이 대 웨이퍼" OR 하이브리드 ADJ2 본딩 OR 구리 ADJ2 접합 OR 어닐링 OR 인터커넥션 ADJ2 패드 OR 본딩계면 OR 다이적층
)
)5533개가 나왔다
수정-a
- 검색량을 늘리기 위해 키워드를 추가하다보니 설계-공정-소자 기술까지 포함해버렸다.
- 패키징 관련 기술들로 전체적인 수정을 해야할 것 같다.
(
(
NAND ADJ2 flash OR 낸드플래시 OR 비휘발 OR "non-volatile" OR non-volatile OR 낸드플레쉬 OR NAND ADJ2 flash* OR NAND OR 낸드 OR 낸드 ADJ2 플래시* OR
(
non-volatile OR Nonvolatile
)
NEAR5 Memory OR 저장장치 OR 저장 ADJ2 엘리먼트* OR Solid-state-disk OR Solid ADJ2 State ADJ2 Disk
)
NEAR5
(
128단 OR 128층 OR 128-layer OR 128 ADJ2 tier OR high ADJ2 stack OR multi-deck OR multi-layer OR 176 ADJ2 layer OR 232 ADJ2 layer OR 적층 OR 고단 OR 다단 OR overlap OR 오버랩 OR 겹친 OR 겹쳐 OR 중복 OR 수직* OR 다층* OR layered ADJ2 structure OR 스택* OR stack* OR alignment OR vertical ADJ2 channel OR staircase OR stack* OR 스택 OR 스태킹 OR 스택한 OR 스택된 OR 수직 OR 다층 OR layered ADJ2 structure* OR three ADJ2 dimension* OR Layer ADJ by ADJ layer OR 3D ADJ2 NAND* OR 삼차원 ADJ2 낸드* OR 수직낸드 OR GAA OR gate-all-around OR vertical ADJ2 NAND*
)
)
OR
(
(
NAND ADJ2 flash OR 낸드플래시 OR 비휘발 OR "non-volatile" OR non-volatile OR 낸드플레쉬 OR NAND ADJ2 flash* OR NAND OR 낸드 OR 낸드 ADJ2 플래시* OR
(
non-volatile OR Nonvolatile
)
NEAR5 Memory OR 저장장치 OR 저장 ADJ2 엘리먼트* OR Solid-state-disk OR Solid ADJ2 State ADJ2 Disk
)
NEAR5
(
"die stacking" OR "stacked die" OR "multi-die package" OR "multi chip package" OR MCP OR "package stacking" OR "stacked package" OR "NAND package" OR "memory package" OR "thin die" OR "die attach" OR "die bonding" OR "wire bonding" OR "bonding wire" OR "flip chip" OR "connection pad" OR "bonding pad" OR "redistribution layer" OR RDL OR "through mold via" OR TMV OR "wafer bonding" OR "wafer-to-wafer bonding" OR "die-to-wafer bonding" OR "hybrid bonding" OR "direct bonding" OR "Cu-Cu bonding" OR "bonding interface" OR "bonding alignment" OR "interconnection pad" OR "TSV" OR "Through Silicon Via" OR "Epoxy Molding Compound" OR "EMC" OR "다이 적층" OR "적층 다이" OR "멀티 다이 패키지" OR "멀티칩 패키지" OR "패키지 적층" OR "적층 패키지" OR "낸드 패키지" OR "메모리 패키지" OR "박형 다이" OR "다이 접착" OR "다이 본딩" OR "와이어 본딩" OR "본딩 와이어" OR 플립칩 OR "접속 패드" OR "본딩 패드" OR 재배선층 OR 몰드 ADJ 관통 ADJ (전극 OR 비아) OR "웨이퍼 본딩" OR "웨이퍼 대 웨이퍼 본딩" OR "다이 대 웨이퍼 본딩" OR "하이브리드 본딩" OR "직접 본딩" OR "구리-구리 접합" OR "본딩 계면" OR "본딩 정렬" OR "인터커넥션 패드" OR 실리콘 ADJ 관통 ADJ (전극 OR 비아) OR 에폭시 ADJ 몰딩 ADJ 컴파운드 OR "die inspection" OR "stacked die inspection" OR "die crack inspection" OR "die shift inspection" OR "die alignment inspection" OR "bonding inspection" OR "bonding defect" OR "bonding void" OR "interface defect" OR "bonding alignment inspection" OR "delamination inspection" OR "package inspection" OR "package test" OR "package warpage inspection" OR "mold void inspection" OR "interconnect inspection" OR "open defect" OR "short defect" OR "electrical test" OR "X-ray inspection" OR "X-ray CT" OR "acoustic microscopy" OR "scanning acoustic microscopy" OR SAM OR "infrared inspection" OR "non-destructive inspection" OR "non-destructive test" OR "다이 검사" OR "적층 다이 검사" OR "다이 균열 검사" OR "다이 위치 이동 검사" OR "다이 정렬 검사" OR "본딩 검사" OR "접합 검사" OR "본딩 불량" OR "접합 불량" OR "본딩 보이드" OR "계면 결함" OR "본딩 정렬 검사" OR "박리 검사" OR "패키지 검사" OR "패키지 시험" OR "패키지 휨 검사" OR "몰드 보이드 검사" OR "접속 검사" OR "오픈 불량" OR "쇼트 불량" OR "전기적 검사" OR "X선 검사" OR "엑스레이 검사" OR "X선 CT" OR "초음파 현미경" OR "초음파 검사" OR "적외선 검사" OR "비파괴 검사" OR "비파괴 시험"
)
)"die stacking" OR "stacked die" OR "multi chip package" OR MCP OR "stacked package" OR "NAND package" OR "memory package" OR "die attach" OR "메모리 패키지" OR "wire bonding" OR "bonding wire" OR "flip chip" OR interconnection OR interconnect OR "connection pad" OR "bonding pad" OR "redistribution layer" OR RDL OR "와이어 본딩" OR 상호연결 OR 인터커넥션 OR "본딩 패드" OR "wafer bonding" OR "wafer-to-wafer bonding" OR "hybrid bonding" OR "direct bonding" OR "bonding interface" OR "bonding pad" OR "웨이퍼 본딩" OR "하이브리드 본딩" OR "본딩 계면" OR "본딩 패드" OR "stress control" OR "mold warpage" OR delamination OR crack OR "웨이퍼 박막화" OR 백그라인딩 OR "박형 다이" OR "초박형 다이" OR "다이 휨" OR "패키지 휨" OR "응력 제어" OR "몰드 휨" OR 박리 OR 균열 OR "die inspection" OR "stacked die inspection" OR "die crack inspection" OR "die shift inspection" OR "die alignment inspection" OR "다이 검사" OR "적층 다이 검사" OR "다이 균열 검사" OR "다이 위치 이동 검사" OR "다이 정렬 검사" OR "bonding inspection" OR "bonding defect" OR "bonding void" OR "interface defect" OR "bonding alignment inspection" OR "delamination inspection" OR "본딩 검사" OR "접합 검사" OR "본딩 불량" OR "접합 불량" OR "본딩 보이드" OR "계면 결함" OR "본딩 정렬 검사" OR "박리 검사" OR "package inspection" OR "package test" OR "package warpage inspection" OR "mold void inspection" OR "interconnect inspection" OR "open defect" OR "short defect" OR "electrical test" OR "패키지 검사" OR "패키지 시험" OR "패키지 휨 검사" OR "몰드 보이드 검사" OR "접속 검사" OR "오픈 불량" OR "쇼트 불량" OR "전기적 검사" OR "X-ray inspection" OR "X-ray CT" OR "acoustic microscopy" OR "scanning acoustic microscopy" OR SAM OR "infrared inspection" OR "non-destructive inspection" OR "non-destructive test" OR "X선 검사" OR "엑스레이 검사" OR "X선 CT" OR "초음파 현미경" OR "초음파 검사" OR "적외선 검사" OR "비파괴 검사" OR "비파괴 시험" OR 엘립소메트리 OR ellipsometry OR 리플렉토메트리 OR Reflectometry OR "소나 스캔" OR "Sonar scan" OR 인터페로메트리 OR interferometry OR OCD OR "optical critical dimension" OR CD-SEM OR "critical dimension-scanning electron miicroscope" OR XPS OR "x-ray photoelectron spectroscopy" OR XRF OR " x-ray Fluorescence spectroscopy" OR XRR OR "specular x-ray reflectivity" OR XRD OR "x-ray diffraction" OR FT-IR OR "fourier transform infrared spectrometer" OR Rs OR "resistence of sheet" OR "TW 측정" OR "thermal wave" OR "박막 강도 측정" OR "박막 경도 측정" OR "휨 측정" OR warpage OR "BF 검사" OR "DF 검사" OR "bright field inspection" OR "dark field inspection" OR "Particle Counter" OR "매크로 검사" OR "macro inspection" OR "전자빔 검사" OR "electron beam inspection" OR "Package Stack" OR "패키지 적층 패키지" OR "적층 패키지" OR " PoP" OR "package on package" OR "칩 적층" OR "Chip Stack" OR "wire bonding" OR "system in package" OR SiP OR SoC OR "system on chip" OR "Chiplet" OR "layout")
)최종으로 만드는 중
(
(
NAND* 낸드* ((non-volatile Nonvolatile 비휘발*) AND (Memory 메모리 )) "Solid State Disk*"
)
AND
(
stack* 스택* 스태킹 적층* 고단* 다단* 고층* overlap 오버랩 겹친* 겹쳐* 다층* "layered structure*" "three dimension*" Layer-by-layer 3D* 삼차원* 3차원* "3 차원*" 수직* Vertical GAA gate-all-around Gate ADJ All ADJ Around staircase 계단* VNAND V-NAND Integrat* 집적* 버티컬
)
AND
(
(Multi* Dual* Double* Tri* Quad* 멀티 듀얼 트라이 트리플 쿼드 쿼드러플) ADJ (deck Tier layer Stack Structure 덱 티어 레이어 단 스택 구조) assembly 조립 bonding 접합
defect* detect* void crack die Bonding "bonding interface" "bonding pad" "bonding wire" "Chip Stack" "connection pad" "interconnect pad" delamination "die attach" "die stacking" "electrical test" "electron beam inspection" ellipsometry "flip chip" interferometry MCP "memory package" "multi chip package" "NAND package" "non-destructive inspection" OCD "optical critical dimension" Bowing Tapering Tilting "package on package" "package test" "Particle Counter" "PoP" RDL "redistribution layer" "Sheet resistance" "SAM" "Scanning Acoustic Microscope" SiP "stacked die" "stacked package" "stress control" "system in package" "direct bonding" "hybrid bonding" warpage "wire bonding" "X-ray CT" "x-ray diffraction" "X-ray inspection" "x-ray photoelectron spectroscopy" XPS XRD XRF profile 결함 크랙 균열 보이드 검사 계측 (본딩 접합 접착) ADJ2 ((인터페이스 계면) (패드 와이어 배선)) 칩 ADJ2 스택 (연결 인터커넥션 상호연결) ADJ2 (패드 Aluminium 알루미늄) 박리 다이 ADJ2 (부착 접착 접합 스택 스태킹) (직접 다이렉트 하이브리드 구리) ADJ2 (본딩 접합 접착) (전기 일렉트릭) ADJ2 (검사 테스트 시험) (전자 일렉트론) ADJ2 (빔 광선) ADJ2 (검사 인스펙션) 타원계측법 타원편광분석법 플립칩 간섭법 멀티 ADJ2 칩 ADJ2 패키지 다중 ADJ2 칩 ADJ2 패키지 메모리 ADJ2 패키지 낸드 ADJ2 패키지 비파괴검사 광학적 ADJ2 임계 ADJ2 치수 광학적 ADJ2 선폭 ADJ2 측정 휨 테이퍼링 틸팅 기울* 패키지 ADJ2 위 ADJ2 패키지 패키지 ADJ2 온 ADJ2 패키지 패키지 (검사 테스트 시험) 파티클 ADJ2 카운터 오염 ADJ2 물질 ADJ2 측정 재배선층 면저항 초음파 ADJ2 탐상 ADJ2 현미경 시스템 ADJ2 인 ADJ2 패키지 계면 ADJ2 결함 엑스레이* X선* 프로파일 응력
)
)
OR 결함 OR 크랙 OR 균열 OR 보이드 OR 검사 OR 계측 OR (본딩 OR 접합 OR 접착) ADJ2 ((인터페이스 OR 계면) OR (패드 OR 와이어 OR 배선)) OR 칩 ADJ2 스택 OR (연결 OR 인터커넥션 OR 상호연결) ADJ2 (패드 OR Aluminium OR 알루미늄) OR 박리 OR 다이 ADJ2 (부착 OR 접착 OR 접합 OR 스택 OR 스태킹) OR (직접 OR 다이렉트 OR 하이브리드 OR 구리) ADJ2 (본딩 OR 접합 OR 접착) OR (전기 OR 일렉트릭) ADJ2 (검사 OR 테스트 OR 시험) OR (전자 OR 일렉트론) ADJ2 (빔 OR 광선) ADJ2 (검사 OR 인스펙션) OR 타원계측법 OR 타원편광분석법 OR 플립칩 OR 간섭법 OR 멀티 ADJ2 칩 ADJ2 패키지 OR 다중 ADJ2 칩 ADJ2 패키지 OR 메모리 ADJ2 패키지 OR 낸드 ADJ2 패키지 OR 비파괴검사 OR 광학적 ADJ2 임계 ADJ2 치수 OR 광학적 ADJ2 선폭 ADJ2 측정 OR 휨 OR 테이퍼링 OR 틸팅 OR 기울* OR 패키지 ADJ2 위 ADJ2 패키지 OR 패키지 ADJ2 온 ADJ2 패키지 OR 패키지 (검사 OR 테스트 OR 시험) OR 파티클 ADJ2 카운터 OR 오염 ADJ2 물질 ADJ2 측정 OR 재배선층 OR 면저항 OR 초음파 ADJ2 탐상 ADJ2 현미경 OR 시스템 ADJ2 인 ADJ2 패키지 OR 계면 ADJ2 결함 OR 엑스레이* OR X선* OR 프로파일 OR 응력
)
)(본딩 OR 접합 OR 접착) ADJ2 ((인터페이스 OR 계면) OR (패드 OR 와이어 OR 배선)) OR 칩 ADJ2 스택 OR (연결 OR 인터커넥션 OR 상호연결) ADJ2 (패드 OR Aluminium OR 알루미늄) OR 크랙 OR 균열 OR 박리 OR 다이 ADJ2 (부착 OR 접착 OR 접합 OR 스택 OR 스태킹) OR (직접 OR 다이렉트 OR 하이브리드 OR 구리) ADJ2 (본딩 OR 접합 OR 접착) OR (전기 OR 일렉트릭) ADJ2 (검사 OR 테스트 OR 시험) OR (전자 OR 일렉트론) ADJ2 (빔 OR 광선) ADJ2 (검사 OR 인스펙션) OR 타원계측법 OR 타원편광분석법 OR 플립칩 OR 간섭법 OR "멀티 칩 패키지" OR "다중 칩 패키지" OR "메모리 패키지" OR "낸드 패키지" OR 비파괴검사 OR "광학적 임계 치수" OR "광학적 선폭 측정" OR 휨 OR 테이퍼링 OR 틸팅 OR 기울* OR "패키지 위 패키지" OR "패키지 온 패키지" OR 패키지 (검사 OR 테스트 OR 시험) OR "파티클 카운터" OR "오염 물질 측정" OR 재배선층 OR 면저항 OR "초음파 탐상 현미경" OR "시스템 인 패키지" OR "계면 결함"
)
)
제일 간단하게
(낸드 AND 적층조립기술) OR (낸드 AND 3D AND 검사기술)
낸드 AND (적층조립기술 OR (3D AND 검사기술))
(낸드 AND 3D AND (적층조립기술 OR 검사기술))
최종
(
NAND* 낸드*
(
(
non-volatile Nonvolatile 비휘발*
)
AND
(
Memory 메모리
)
)
"NVM"
)
AND
(
stack* 스택* 스태킹 적층* 고단* 다단* 고층* overlap 오버랩 겹친* 겹쳐* 다층* "layered structure*" "three dimension*" Layer-by-layer 3D* 삼차원* 3차원* "3 차원*" 수직* Vertical GAA gate-all-around Gate ADJ All ADJ Around staircase 계단* VNAND V-NAND Integrat* 집적* 버티컬
)
AND
(
(
bonding 접착 접합 glue bond 본딩 attach 조립 어셈* assembl* die chip 다이 칩 "플립칩" "Flip Chip" packag* 패키*
)
OR
(
defect* detect* void warpage test* inspect* delamination crack profile tilting tapering bowing necking "Rs" "stress control" ellipsometry interferometry OCD "optical critical dimension" "Particle Counter" "X-ray CT" "SAM" "x-ray photoelectron spectroscopy" XPS XRF XRD "x-ray diffraction" 검사 계측 측정 결함 휨 박리 균열 "응력 제어*" 타원계측법 타원편광분석법 프로파일 틸트 틸팅 보잉 네킹 테이퍼링
)
)최종2
(
NAND* 낸드*
(
(
non-volatile Nonvolatile 비휘발*
)
AND
(
Memory 메모리
)
)
"NVM"
)
AND
(
stack* 스택* 스태킹 적층* 고단* 다단* 고층* overlap 오버랩 겹친* 겹쳐* 다층* "layered structure*" "three dimension*" Layer-by-layer 3D* 삼차원* 3차원* "3 차원*" 수직* Vertical GAA gate-all-around Gate ADJ All ADJ Around staircase 계단* VNAND V-NAND Integrat* 집적* 버티컬
)
AND
(
(
bonding 접착 접합 glue bond 본딩 attach 조립 어셈* assembl* die chip 다이 칩 "플립칩" "Flip Chip" packag* 패키* "COP" "PUC" "Cell on Peri" "Peri under Cell"
)
OR
(
defect* detect* void warpage test* inspect* delamination crack profile tilting tapering bowing necking "Rs" "stress control" ellipsometry interferometry OCD "optical critical dimension" "Particle Counter" "X-ray CT" "SAM" "x-ray photoelectron spectroscopy" XPS XRF XRD "x-ray diffraction" 검사 계측 측정 결함 휨 박리 균열 "응력 제어*" 타원계측법 타원편광분석법 프로파일 틸트 틸팅 보잉 네킹 테이퍼링
)
)최종3
(
(
NAND* 낸드*
(
(
non-volatile Nonvolatile 비휘발*
)
NEAR5
(
Memory FLASH 메모리
)
)
"NVM"
)
AND
(
"three dimension*" 3D* 삼차원* 3차원* "3 차원*" 수직* Vertical VNAND V-NAND Integrat* 집적* 버티컬
)
)
and
(
(
(
stack* 스택 적층 쌓* 스테킹 스태킹 적층 다층 multi-lay* multilay* stack* OR deck OR layer* OR tier* OR "three-dimensional" OR 3D OR "3-dimensional" OR 삼차원 OR 3차원 OR 적층* OR 스택* OR 스태킹 OR 고단* OR 다단* OR 다층* OR 고층* OR 수직* OR vertical OR overlap OR 오버랩 OR 겹친* OR staircase OR 계단* 덱*
)
(
GAA
(
gate ADJ2 all ADJ2 around
)
CTF
(
charge ADJ trap ADJ
(
flash nitride
)
)
"Grain Boundar*"
)
(
(
"WL" "Word line*" 워드라인 "워드 라인*" word-line 워드-라인
)
)
(
gate 게이트 door 채널-홀 채널홀 식각 에칭 etch*
(
(
Gate 게이트
)
NEAR
(
Replace* 치환
)
)
Slit* 슬릿 "channel hole*"
)
(
staircase 층구조 층계 계단*
)
(
CONTACT 접촉 배선 도선 전선 케이블
)
(
(
(
"CUA" Hybrid Wafer
)
NEAR3
(
bond* 본딩
)
)
TSV
(
through adj3
(
via electrode hole
)
)
(
관통 adj3
(
비아 전극 홀
)
)
"COP" "PUC"
)
)
OR
(
(
"memory test" OR "electrical test" OR "wafer test" OR "probe test" OR "wafer probe" OR "die sort" OR "sort test" OR "final test" OR "device test" OR "test circuit" OR "test mode" OR "test pattern" OR "built-in self-test" OR BIST OR MBIST OR "self test" OR "test controller" OR "test signal" OR "test operation" OR "test method" OR "fail bit" OR "fail bit count" OR FBC OR "fail bit map" OR "bad block" OR "redundancy test" OR "repair test" OR "ECC test" OR "read margin test" OR 메모리테스트 OR 전기적검사 OR 웨이퍼테스트 OR 프로브테스트 OR 테스트회로 OR memory-test Prob-test BIST
)
(
program OR programming OR "program operation" OR read OR "read operation" OR erase OR "erase operation" OR P/E OR "program erase" OR "program/erase" OR "program verify" OR "erase verify" OR "read verify" OR "threshold voltage" OR Vth OR "threshold voltage distribution" OR "voltage distribution" OR "read voltage" OR "program voltage" OR "erase voltage" OR "pass voltage" OR "verify voltage" OR ISPP OR "incremental step pulse programming" OR "program speed" OR "erase speed" OR "read disturb" OR "program disturb" OR "erase disturb" OR 동작특성 OR 프로그램 OR 읽기 OR 소거 OR 문턱전압 OR Program-Read-Erase
)
(
retention OR "data retention" OR "charge retention" OR "retention loss" OR disturb OR "read disturb" OR "program disturb" OR "erase disturb" OR "pass disturb" OR "cell disturb" OR endurance OR "cycling endurance" OR "P/E cycle" OR "program erase cycle" OR cycling OR "wear out" OR degradation OR "threshold voltage shift" OR "Vth shift" OR "charge loss" OR leakage OR "trap loss" OR reliability OR "reliability test" OR lifetime OR "read stress" OR "program stress" OR "erase stress" OR 보존특성 OR 리텐션 OR 디스터브 OR 내구성 OR 신뢰성 OR 열화 OR Retention 보존 유지 Disturb interfer 방해 간섭 Endurance 내구
)
(
defect OR "defect inspection" OR inspection OR failure OR "failure analysis" OR "fault analysis" OR "fail analysis" OR "defect analysis" OR "failure mechanism" OR abnormality OR "abnormal cell" OR "bad cell" OR "defective cell" OR "process defect" OR "structural defect" OR void OR crack OR seam OR residue OR bridge OR short OR open OR "leakage path" OR misalignment OR "overlay error" OR "critical defect" OR "yield loss" OR "yield analysis" OR 불량 OR 결함 OR 결함검사 OR 고장분석 OR 불량분석 OR 수율 OR 누설 Defect-inspection 결함 Failure-Analysis
)
)
)(
(
(
NAND* 낸드*
(
(
non-volatile Nonvolatile 비휘발*
)
NEAR5
(
Memory FLASH 메모리
)
)
"NVM"
)
AND
(
"three dimension*" Layer-by-layer 3D* 삼차원* 3차원* "3 차원*" 수직* Vertical VNAND V-NAND Integrat* 집적* 버티컬
)
)
AND
(
(
stack* OR stacking OR stacked OR "stack structure" OR deck OR "multi-deck" OR "deck structure" OR layer* OR layered OR "layered structure" OR tier* OR "multi-tier" OR 적층* OR 스택* OR 스태킹 OR 고단* OR 다단* OR 다층* OR 고층* OR overlap OR 오버랩 OR 겹친* OR 겹쳐* OR "복수 층"
)
OR
(
"word line" OR word-line OR WL OR 워드라인 OR "워드 라인" OR gate OR "gate layer" OR "gate electrode" OR "control gate" OR "gate stack" OR "gate structure" OR "gate material" OR "metal gate" OR "replacement gate" OR "gate replacement" OR "dummy gate" OR "sacrificial gate" OR "gate all around" OR GAA OR gate-around OR "select gate" OR "string select line" OR SSL OR SGD OR "ground select line" OR GSL OR SGS OR "tungsten gate" OR "conductive layer" OR 전극층 OR 게이트 OR 게이트층 OR 제어게이트 OR 도전층
)
OR
(
"channel hole" OR "memory hole" OR "hole etch" OR "channel hole etch" OR "memory hole etch" OR "vertical hole" OR "high aspect ratio hole" OR "HAR etch" OR "deep hole etch" OR "anisotropic etch" OR "dry etch" OR "plasma etch" OR "reactive ion etch" OR RIE OR etching OR etch* OR "channel opening" OR "hole opening" OR "pillar hole" OR "through stack hole" OR 채널홀 OR 채널-홀 OR 메모리홀 OR 식각 OR 에칭 OR 고종횡비 OR 플라즈마식각
)
OR
(
staircase OR stair-case OR "stair step" OR "step structure" OR "stepped structure" OR stepwise OR terrace OR "terrace structure" OR "landing pad" OR "contact pad" OR "pad region" OR "staircase region" OR "step region" OR "word line staircase" OR "deck staircase" OR "staircase etch" OR "step etch" OR trimming OR "photoresist trimming" OR "repeated etch" OR etch-back OR 층계 OR 계단 OR 계단구조 OR 층구조 OR 패드부 OR 접촉패드
)
OR
(
bonding OR "wafer bonding" OR "hybrid bonding" OR "direct bonding" OR "Cu bonding" OR "Cu-Cu bonding" OR "copper bonding" OR "metal bonding" OR "oxide bonding" OR "dielectric bonding" OR "face-to-face bonding" OR "wafer-to-wafer bonding" OR "die-to-wafer bonding" OR "chip-to-wafer bonding" OR CUA OR "CMOS under array" OR "CMOS under cell" OR "peripheral under cell" OR "peri under cell" OR "circuit under array" OR "bonding interface" OR "bonding pad" OR "interconnect bonding" OR 접합 OR 웨이퍼본딩 OR 하이브리드본딩 OR 구리접합
)
OR
(
interconnect OR wiring OR "metal line" OR metallization OR routing OR "conductive line" OR "bit line" OR "source line" OR "common source line" OR contact OR "contact plug" OR "contact hole" OR via OR "via plug" OR "vertical contact" OR "word line contact" OR "bit line contact" OR "source contact" OR "drain contact" OR "through array contact" OR TAC OR "local interconnect" OR "contact pad" OR "landing pad" OR "tungsten plug" OR "metal plug" OR 배선 OR 금속배선 OR 콘택트 OR 접촉홀 OR 비아 OR 플러그 OR 소스라인 OR 비트라인
)
OR
(
"memory test" OR "electrical test" OR "wafer test" OR "probe test" OR "wafer probe" OR "die sort" OR "sort test" OR "final test" OR "device test" OR "test circuit" OR "test mode" OR "test pattern" OR "built-in self-test" OR BIST OR MBIST OR "self test" OR "test controller" OR "test signal" OR "test operation" OR "test method" OR "fail bit" OR "fail bit count" OR FBC OR "fail bit map" OR "bad block" OR "redundancy test" OR "repair test" OR "ECC test" OR "read margin test" OR 메모리테스트 OR 전기적검사 OR 웨이퍼테스트 OR 프로브테스트 OR 테스트회로
)
OR
(
program OR programming OR "program operation" OR read OR "read operation" OR erase OR "erase operation" OR P/E OR "program erase" OR "program/erase" OR "program verify" OR "erase verify" OR "read verify" OR "threshold voltage" OR Vth OR "threshold voltage distribution" OR "voltage distribution" OR "read voltage" OR "program voltage" OR "erase voltage" OR "pass voltage" OR "verify voltage" OR ISPP OR "incremental step pulse programming" OR "program speed" OR "erase speed" OR "read disturb" OR "program disturb" OR "erase disturb" OR 동작특성 OR 프로그램 OR 읽기 OR 소거 OR 문턱전압
)
OR
(
retention OR "data retention" OR "charge retention" OR "retention loss" OR disturb OR "read disturb" OR "program disturb" OR "erase disturb" OR "pass disturb" OR "cell disturb" OR endurance OR "cycling endurance" OR "P/E cycle" OR "program erase cycle" OR cycling OR "wear out" OR degradation OR "threshold voltage shift" OR "Vth shift" OR "charge loss" OR leakage OR "trap loss" OR reliability OR "reliability test" OR lifetime OR "read stress" OR "program stress" OR "erase stress" OR 보존특성 OR 리텐션 OR 디스터브 OR 내구성 OR 신뢰성 OR 열화
)
OR
(
defect OR "defect inspection" OR inspection OR failure OR "failure analysis" OR "fault analysis" OR "fail analysis" OR "defect analysis" OR "failure mechanism" OR abnormality OR "abnormal cell" OR "bad cell" OR "defective cell" OR "process defect" OR "structural defect" OR void OR crack OR seam OR residue OR bridge OR short OR open OR "leakage path" OR misalignment OR "overlay error" OR "critical defect" OR "yield loss" OR "yield analysis" OR 불량 OR 결함 OR 결함검사 OR 고장분석 OR 불량분석 OR 수율 OR 누설
)
)
)
not
(
(
"3D NAND" OR "three dimensional NAND" OR "three-dimensional NAND" OR "vertical NAND" OR "V-NAND" OR VNAND OR "3D flash memory" OR "three dimensional flash memory" OR "three-dimensional flash memory" OR "vertical flash memory" OR "stacked NAND" OR "NAND string" OR "vertical string" OR "charge trap memory" OR "charge trapping memory" OR BiCS OR "BiCS FLASH" OR "replacement gate NAND" OR "vertical channel memory" OR "three dimensional memory device" OR "three-dimensional memory device" OR "3D memory device" OR "vertical memory device" OR "stacked memory device" OR "three dimensional semiconductor memory" OR "three-dimensional semiconductor memory" OR "three dimensional semiconductor memory device" OR "three-dimensional semiconductor memory device" OR "three dimensional semiconductor device" OR "three-dimensional semiconductor device" OR "vertical nonvolatile memory" OR "vertical non-volatile memory" OR "3D nonvolatile memory" OR "3D non-volatile memory" OR "three dimensional nonvolatile memory" OR "three-dimensional nonvolatile memory" OR "three dimensional non-volatile memory" OR "three-dimensional non-volatile memory" OR "stacked nonvolatile memory" OR "stacked non-volatile memory" OR "3차원 낸드" OR "3D 낸드" OR "수직 낸드" OR 브이낸드 OR "적층 낸드" OR "수직형 플래시" OR "적층형 플래시" OR "낸드 스트링" OR "수직 스트링" OR "전하 트랩 메모리" OR "3차원 메모리 장치" OR "수직형 메모리 장치" OR "적층형 메모리 장치" OR "3차원 반도체 메모리" OR "3차원 반도체 장치" OR "수직형 비휘발성 메모리" OR "3차원 비휘발성 메모리" OR "적층형 비휘발성 메모리" OR
(
(
"nonvolatile memory" OR "non-volatile memory" OR "비휘발성 메모리"
)
AND
(
NAND OR "NAND flash" OR "3D" OR "three dimensional" OR "three-dimensional" OR vertical OR "vertical channel" OR "vertical string" OR "NAND string" OR "charge trap" OR "charge trapping" OR "word line stack" OR "gate stack" OR staircase OR "replacement gate" OR "memory hole" OR "channel hole" OR "selection gate" OR 낸드 OR "3차원" OR 수직 OR "수직 채널" OR "수직 스트링" OR "낸드 스트링" OR "전하 트랩" OR 스테어케이스 OR "계단 구조" OR "게이트 치환" OR "메모리홀" OR "채널홀" OR "선택게이트"
)
)
)
AND
(
stack OR stacked OR stacking OR layer OR layers OR tier OR tiers OR deck OR decks OR "multi deck" OR "multi-deck" OR "dual deck" OR "triple deck" OR "memory stack" OR "cell stack" OR "gate stack" OR "word line stack" OR "wordline stack" OR "stack structure" OR "stacked structure" OR "vertical stack" OR "multi-layer stack" OR "multilayer stack" OR "plurality of layers" OR "plurality of word lines" OR "stacked gate electrodes" OR "alternating layers" OR "alternating stack" OR "oxide nitride stack" OR "ON stack" OR "oxide-nitride stack" OR "sacrificial layer" OR "sacrificial pattern" OR "replacement gate" OR "gate replacement" OR staircase OR "staircase structure" OR "step structure" OR "stepped structure" OR "terrace structure" OR "contact staircase" OR "word line contact" OR "WL contact" OR "channel hole" OR "memory hole" OR "vertical channel" OR "selection gate" OR "gate electrode" OR "gap fill" OR liner OR "seam mitigation" OR fabricating OR fabrication OR manufacturing OR manufacture OR process OR etch OR etching OR "dry etch" OR deposition OR lithography OR patterning OR planarization OR CMP OR bonding OR inspection OR test OR testing OR metrology OR defect OR "wafer bonding" OR "wafer-to-wafer bonding" OR "hybrid bonding" OR "direct bonding" OR "bonding interface" OR "bonding pad" OR "CMOS directly bonded to array" OR CBA OR "CMOS bonded array" OR "die stacking" OR "stacked die" OR "die stack" OR "multi-die package" OR "multi chip package" OR MCP OR "stacked package" OR "NAND package" OR "flash memory package" OR "memory package" OR "die attach" OR "wire bonding" OR "bonding wire" OR "flip chip" OR "redistribution layer" OR RDL OR "package test" OR "X-ray inspection" OR "X-ray CT" OR "scanning acoustic microscopy" OR SAM OR "non-destructive inspection" OR warpage OR delamination OR crack OR "stress control" OR 적층 OR 고적층 OR 초고적층 OR 다층 OR 스택 OR "메모리 스택" OR "셀 스택" OR "게이트 스택" OR "워드라인 스택" OR멀티덱 OR 이중덱 OR "계단 구조" OR 스테어케이스 OR "스텝 구조" OR "테라스 구조" OR 희생층 OR "교대 적층" OR "게이트 치환" OR "워드라인 접촉" OR "채널홀" OR "메모리홀" OR "수직 채널" OR "선택게이트" OR "갭필" OR 제조 OR 공정 OR 식각 OR 건식식각 OR 증착 OR 리소그래피 OR 패터닝 OR 평탄화 OR 본딩 OR 검사 OR 계측 OR 결함 OR "웨이퍼 본딩" OR "하이브리드 본딩" OR "직접 본딩" OR "본딩 계면" OR "본딩 패드" OR "다이 적층" OR "칩 적층" OR "메모리 패키지" OR "다이 어태치" OR "와이어 본딩" OR "플립칩" OR "패키지 검사" OR "비파괴 검사" OR 휨 OR 박리 OR 균열 OR "응력 제어"
)
NOT
(
firmware OR "firmware verification" OR "secure firmware" OR BMC OR "baseboard management controller" OR SoC OR "system on chip" OR sensor OR thermopile OR infrared OR vehicle OR "industrial vehicle" OR "driver identity" OR authentication OR encrypting OR encryption OR encrypted OR "security processor" OR "photo-magnetic" OR photomagnetic OR encoder OR "virtual reality" OR "augmented reality" OR rendering OR "neural memory" OR "analog neural" OR "deep learning" OR "power management" OR "tiering data" OR "data tiering" OR "read frequency" OR "read voltage self-adaptive" OR "super-resolution" OR "image reconstruction" OR "static data identification" OR "compressed storage" OR "terahertz" OR "BIC super-surface" OR "super-surface filter" OR "computational storage" OR "DiskANN" OR "target object" OR "3D control model" OR "marine organism" OR "organism classification" OR "neural network" OR "programmable logic IC" OR "logic drive" OR "DRAM + NAND" OR "DRAM-NAND" OR "high bandwidth memory" OR HBM OR "solid state drive" OR SSD OR "die collision" OR "NAND die collision" OR "performance optimization" OR "voltage regulation allocation" OR "erase method thereof" OR "operating method for memory device" OR "operation method thereof"
)
)
Sung-E-Gkoght