Zynq FIR IP 개발
1.[Zynq FIR IP 개발 #1: Block Design부터 비트스트림·XSA까지]
Zynq FIR IP의 구조 이해
2026년 5월 6일
2. [Zynq FIR IP 개발 #2 : DDR byte[3] 오염 — JTAG ELF 로딩에 걸린 16일]
1편에서 Block Design을 만들고 비트스트림과 .xsa까지 뽑았다. 이제 Vitis에서 C 코드를 짜서 보드에 올리면 끝날 줄 알았다.보드에 올리는 것부터 막혔다. 16일이 걸렸고, 끝내 원인을 못 밝혔다.
2026년 8월 5일
3.[Zynq FIR IP 개발 #3 : 끝나지 않는 MM2S — AXI DMA 1바이트 초과]
2편에서 JTAG 로딩을 포기하고 SD 부팅으로 갈아탔다. 그러자 UART에 배너가 떴다.FSBL 실행, DDR 초기화, 비트스트림 로드, app ELF 핸드오프까지 전부 통과. 16일을 잡아먹은 부팅 문제를 드디어 우회했다.
2026년 8월 5일
4.[Zynq FIR IP 개발 #4 : 동작하는 회로의 버그 4개]
3편에서 DMA 문제를 해결하고 보드가 동작하기 시작했다. 그리고 이렇게 선을 그어뒀다.
2026년 8월 5일
5.[Zynq FIR IP 개발 #5 : 숫자로 쓰는 결산]
지난 네 편은 전부 "무엇이 안 됐고 왜 안 됐는가"의 기록이었다. 블록 디자인을 처음 그리면서 헤맨 이야기, 그리고 세 편에 걸친 에러 트러블슈팅. 이번 편은 고친 것들이 모여서 결국 무엇이 되었는지만 다룬다.
2026년 8월 6일