High-level Synthesis Flow

• Load design & technolgy data
• Apply timing constraints (current stage)
• Synthesize the design
• Analyze results
• Write out design data

3장에서 Timing Constraints....
또한 4장에서 추가적인 환경 요소에 대한 제약 조건을 적용할 예정이다.