Register-Transfer Level (RTL)은 디지털 회로 설계에서 사용되는 고수준 설계 수준이다. RTL은 디지털 시스템의 동작을 나타내는 추상화 수준 중 하나로, 회로를 레지스터와 데이터 전송 명령으로 표현한다. RTL은 하드웨어 기능의 추상화 수준으로, 신호의 흐름을 레지스터 간의 데이터 전송으로 기술한다. 레지스터는 데이터를 저장하는 기본...
유한 상태 기계(Finite State Machine, FSM)은 컴퓨터 과학 및 정보 이론에서 사용되는 수학적인 모델이다. FSM은 일련의 상태(state)와 이를 연결하는 전이(transition)로 구성된다. 각 상태는 시스템이나 프로그램이 취할 수 있는 특정한 동작 또는 상태를 나타낸다. FSM은 상태 집합, 초기 상태, 입력 알파벳, 전이 함수 ...
Control Path와 Data Path는 컴퓨터 아키텍처에서 중요한 개념이다. Control Path는 컴퓨터 시스템에서 명령어를 실행하기 위해 제어 신호를 생성하고 조정하는 부분을 말한다. 제어 신호는 프로세서의 동작을 제어하기 위해 사용되며, 예를 들어 어떤 연산을 수행할지, 어떤 데이터를 읽고 쓸지, 어떤 주소에서 데이터를 가져올지 등을 결정한다...
Single-cycle CPU는 컴퓨터의 중앙 처리 장치(Central Processing Unit, CPU) 디자인의 한 형태이다. 이 디자인은 하나의 클럭 사이클 동안에 모든 명령어를 실행하는 단일 사이클 내에 모든 연산과 동작을 처리하는 방식을 의미한다. 즉, 각 명령어가 한 클럭 사이클에 완전히 실행되어 결과를 출력하는 방식이다. Single-cy...
Instruction Set Architecture (ISA)는 컴퓨터 시스템의 하드웨어와 소프트웨어 간의 인터페이스를 정의하는 것이다. ISA는 컴퓨터 아키텍처의 기본 구성 요소로, 프로세서가 이해하고 실행할 수 있는 기계어 명령어 세트를 포함한다. ISA는 프로그래머나 소프트웨어 개발자가 컴퓨터 시스템과 상호 작용하는 방법을 정의한다. ISA는 프로세...
Multi-cycle CPU는 컴퓨터의 중앙 처리 장치(Central Processing Unit, CPU)에서 사용되는 설계 방식 중 하나이다. 이러한 CPU는 명령어의 실행을 여러 개의 클럭 사이클에 나누어 처리한다. Single-cycle CPU에서는 모든 명령어를 하나의 클럭 사이클 내에서 완료해야 한다. 이는 단순하고 직관적인 설계 방식이지만, ...
Pipeline CPU는 데이터 처리 속도를 향상시키기 위해 설계된 중앙 처리 장치(CPU)의 구조이다. 일반적인 CPU는 명령어를 순차적으로 실행하는데, Pipeline CPU는 명령어를 여러 단계로 분리하여 동시에 실행함으로써 처리량을 증가시킨다. Pipeline은 생산라인의 원리와 비슷하다. 생산라인에서는 여러 작업이 병렬로 진행되어 제품 생산 속도...
Hazard는 컴퓨터 아키텍처에서 발생하는 명령어 실행의 장애나 지연을 의미하며, 파이프라인(CPU 파이프라인)은 명령어 처리를 여러 단계로 분할하여 동시에 여러 명령어를 처리하는 기술이다. 하지만 파이프라인에서는 몇 가지 상황에서 명령어 실행에 문제가 발생할 수 있다. 구조적 장애(Structural Hazard): 파이프라인에서는 여러 단계의 처리를 ...
Cache associativity는 캐시 메모리의 구성 방식을 나타내는 용어이다. 캐시는 주기억장치와 프로세서 사이에서 데이터를 임시로 저장하는 작은 고속 메모리이다. 캐시는 데이터에 빠르게 접근하여 프로세서의 성능을 향상시킨다. Cache associativity는 캐시의 주소 매핑 방법을 설명한다. 일반적으로 캐시는 세 가지 주소 매핑 방식 중 하나...
Cache Replacement(캐시 교체 정책)은 캐시 메모리에 새로운 데이터를 적재할 때, 만일 캐시가 가득 차 있는 경우 어떤 데이터를 제거하고 새로운 데이터를 적재할지를 결정하는 정책을 의미한다. 캐시는 보통 크기가 제한되어 있기 때문에 새로운 데이터가 들어오면 기존의 데이터 중 일부를 삭제해야 한다. Cache Replacement Policy는 ...