컴퓨터 구조 | RAM array와 64K RAM

RAM Array (RAM 배열)

개요

• RAM은 데이터를 저장하는 셀(Cell)이 행(row)과 열(column)로 배열된 구조이다.
• RAM의 크기는 $m \times n$으로 표현되며:
  • $m$: 메모리 주소의 개수 (행의 수).
  • $n$: 데이터의 비트 폭 (한 주소에 저장되는 데이터 비트 수).
• RAM 배열은 디코더, 데이터 셀, 읽기/쓰기 제어 논리로 구성된다.

---

8x2 RAM Array

구성

• $m = 8$: 주소의 개수는 8개.
• $n = 2$: 데이터 비트 폭은 2비트.

작동 원리

1. 주소 디코더:
   • 3비트 주소 입력으로 $2^3 = 8$개의 행 중 하나를 활성화.
2. 데이터 셀:
   • 각 행마다 2비트 데이터 저장.
   • 활성화된 행의 데이터가 읽기/쓰기 제어 신호에 따라 입출력.
3. 제어 신호:
   • 쓰기(Write Enable, WE): 데이터를 해당 행에 저장.
   • 읽기(Read Enable, RE): 해당 행의 데이터를 출력.

특징

• 한 번에 2비트 데이터를 처리하며, 총 16비트(8 x 2) 데이터를 저장.

---

16x1 RAM Array

구성

• $m = 16$: 주소의 개수는 16개.
• $n = 1$: 데이터 비트 폭은 1비트.

작동 원리

1. 주소 디코더:
   • 4비트 주소 입력으로 $2^4 = 16$개의 행 중 하나를 활성화.
2. 데이터 셀:
   • 각 행마다 1비트 데이터 저장.
   • 활성화된 행의 데이터가 읽기/쓰기 제어 신호에 따라 입출력.
3. 제어 신호:
   • 쓰기(WE): 데이터를 해당 행의 1비트 셀에 저장.
   • 읽기(RE): 해당 행의 1비트 데이터를 출력.

특징

• 한 번에 1비트 데이터 처리, 총 16비트(16 x 1) 데이터를 저장.
• 메모리 폭이 좁아 주소 관리가 단순.

---

mxn RAM Array

구성

• m (행): 메모리의 주소 개수 ($2^k$, 디코더가 k비트 주소를 입력으로 받음).
• n (열): 한 주소에서 읽고 쓰는 데이터의 비트 수.

작동 원리

1. 주소 입력(디코더):
   • $k$비트 입력으로 $2^k$개의 행 중 하나를 활성화.
2. 데이터 입출력:
   • 각 행은 $n$비트 데이터를 저장하며, 읽기/쓰기 제어 신호에 따라 데이터를 처리.

특징

• $m$이 증가할수록 주소 공간이 커지고, $n$이 증가할수록 데이터 폭이 넓어짐.
• 총 저장 용량은 $m \times n$비트.

---

64K RAM

구성

• 64K RAM은 64 x 1024(= 65,536) 개의 주소 공간을 가진 RAM.
  • $m = 65,536$: 64K개의 주소.
  • $n$: 데이터 폭 (1비트, 8비트, 16비트 등).
• 예를 들어:
  • 64K x 1 RAM: 한 번에 1비트를 저장하거나 읽음.
  • 64K x 8 RAM: 한 번에 8비트(1바이트)를 저장하거나 읽음.

작동 원리

1. 주소 디코더:
   • 16비트 주소 입력($2^16 = 65,536$).
   • 특정 행(주소)을 활성화.
2. 데이터 셀:
   • 각 행에 $n$비트 데이터 저장.
3. 제어 신호:
   • 쓰기(WE): 데이터 저장.
   • 읽기(RE): 데이터 출력.

특징

• 총 저장 용량은 $64K \times n$비트.
  • $n = 8$: 64KB(킬로바이트) RAM.
  • $n = 16$: 128KB RAM.

---

정리

• RAM 배열은 $m \times n$ 형식으로 구성되며, $m$은 주소 개수, $n$은 데이터 폭.
• $m$과 $n$의 크기에 따라 저장 용량과 데이터 처리 속도가 달라짐.
• 작은 RAM은 단순한 임시 저장용으로 사용되며, 큰 RAM은 CPU와 프로그램 실행에 사용.