컴퓨터 구조 | RAM

1-Bit Latch

개요

• 1-Bit Latch는 단일 비트를 저장하는 디지털 회로이다.
• RS 플립플롭 또는 D형 플립플롭 기반으로 구현되며, Enable(En) 신호에 따라 데이터(D)를 저장하거나 유지한다.

작동 방식

• Enable 신호(En)가 활성화(1)되면 입력 $D$가 출력 $Q$로 전달.
• Enable 신호가 비활성화(0)되면 $Q$는 기존 상태를 유지.

특징

• 상태 저장의 가장 기본 단위.
• 클럭 신호 대신 Enable 신호를 사용해 작동(일반적으로 Level-triggered).

---

8-bit Latch

개요

• 1-Bit Latch를 8개 병렬로 연결하여 8비트 데이터를 동시에 저장.
• Enable 신호(En)에 따라 8개의 입력 데이터를 출력에 반영하거나 상태를 유지.

작동 방식

1. Enable 신호가 활성화(1)되면 8비트 입력 데이터 $D[7:0]$가 출력 $Q[7:0]$에 전달.
2. Enable 신호가 비활성화(0) 되면 출력은 기존 상태를 유지.

---

8-to-1 Selector (MUX)

개요

• 8-to-1 Selector는 8개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 디지털 멀티플렉서(MUX).
• 선택 신호(Select Lines)를 사용해 어떤 입력을 출력으로 보낼지 결정.

구성

• 입력: $D[7:0]$ (8개의 입력 데이터).
• 선택 신호: $S[2:0]$ (3비트, 8개 입력 선ㄴ택 가능).
• 출력: $Y$ (선택된 하나의 입력).

작동 원리

1. $S[2:0]$에 따라 $D[0]$부터 $D[7]$ 중 하나를 출력으로 전달.
2. 예: $S = 101$이면 $D[5]$가 출력 $Y$로 전달.

---

3-to-8 Decoder

개요

• 3-to-8 Decoder는 3비트 입력을 받아 8개의 출력 중 하나를 활성화하는 디코딩 회로.
• 입력 데이터를 1-of-8 활성화 형태로 변환.

구성

• 입력: $A[2:0]$ (3비트 입력).
• 출력: $Y[7:0]$ (8개의 출력 중 하나만 활성화).

작동 원리

1. $A[2:0]$의 값에 따라 하나의 출력만 활성화(1), 나머지는 비활성화(0).
2. 예: $A = 011$이면 $Y[3] = 1$, 나머지 $Y[7:0] = 0$.

---

RAM (Random Access Memory)

개요

• RAM은 임의의 위치에 데이터를 읽고 쓰기가 가능한 메모리 장치.
• 데이터를 일시적으로 저장하며, 클럭 신호와 제어 신호에 따라 작동.

구성

1. 주소 버스(Address Bus): 특정 데이터 위치를 지정.
2. 데이터 버스(Data Bus): 데이터의 입출력 통로.
3. 제어 신호(Control Signals):
   • Write Enable(WE): 쓰기 신호.
   • Read Enable(RE): 읽기 신호.

작동 원리

1. 주소 버스를 통해 특정 메모리 위치를 지정.
2. 쓰기: WE 신호가 활성화되면 입력 데이터를 지정된 주소에 저장.
3. 읽기: RE 신호가 활성화되면 지정된 주소의 데이터가 출력 버스를 통해 전달.

특징

• 휘발성 메모리(전원이 꺼지면 데이터 소멸).
• 읽기 및 쓰기 속도가 빠름.

---

정리

• 1비트/8비트 래치: RAM의 기본 구성 단위로 데이터를 저장.
• 8-to-1 셀렉터: RAM의 데이터 버스에서 특정 데이터를 선택해 전달.
• 3-to-8 디코더: RAM의 주소 버스에서 특정 위치를 활성화.
• RAM: 래치, 셀렉터, 디코더를 활용해 데이터를 효율적으로 저장 및 관리.