컴퓨터 구조 | 플립플롭

플립플롭(Flip-Flop)

• 플립플롭은 디지털 회로에서 기본적인 1비트 메모리 소자이다.
• 상태(0 또는 1)를 저장하며, 입력 신호에 따라 상태를 변경하거나 유지한다.
• 클럭 신호에 의해 작동하며, 동기식 디지털 회로에서 데이터 저장 및 처리의 기본 단위로 사용된다.
• 여러 종류의 플립플롭이 있으며, 각 유형은 특정 목적에 적합하다.

---

RS 플립플롭

개요

• RS 플립플롭은 가장 기본적인 플립플롭으로, 두 입력(R: Reset, S: Set)을 통해 상태를 설정하거나 초기화한다.
• NAND 게이트 또는 NOR 게이트로 구현된다.

동작 원리

$R$ (Reset)	$S$ (Set)	$Q$ (출력)	$\overline{Q}$ (반전 출력)	설명
0	0	유지	유지	이전 상태 유지
0	1	1	0	Set 상태 (출력을 1로 설정)
1	0	0	1	Reset 상태 (출력을 0으로 설정)
1	1	금지	금지	불안정 상태 (정의되지 않음)

특징

• 상태 저장이 간단하지만, $R = 1, S = 1$ 상태에서 불안정(금지 상태)이 발생할 수 있다.
• 금지 상태를 해결하기 위해 D형 플립플롭이 발전했다.

---

Level-triggered 플립플롭

개요

• 입력 신호를 클럭 신호의 레벨(Level)에 따라 처리하는 플립플롭이다.
• 클럭 신호가 높은 레벨(High) 또는 낮은 레벨(Low) 상태일 때만 입력을 반영한다.

특징

• 클럭 신호의 레벨이 유지되는 동안 입력이 계속해서 출력에 반영된다.
• 입력이 변동하는 경우 불필요한 출력 변화(글리치)가 발생할 수 있음.
• 이러한 문제를 해결하기 위해 에지 트리거(Edged-triggered) 플립플롭이 등장했다.

---

D형 플립플롭(D-Type Flip-Flop)

개요

• D형 플립플롭은 RS 플립플롭에서 금지 상태를 제거한 형태로, 단일 입력(D)을 사용한다.
• 입력 $D$가 클럭 신호에 따라 출력 $Q$로 전달된다.

동작 원리

• $D$는 출력 $Q$로 전달될 데이터.
• 클럭 신호가 활성화될 때 $Q = D$로 설정되고, 클럭 신호가 비활성화되면 상태를 유지한다.

특징

• 입력 값(D)을 클럭 신호와 동기화하여 출력으로 전달.
• 데이터 레지스터, 시프트 레지스터, 카운터 등에 널리 사용.

---

Level-triggered D형 플립플롭

개요

• D형 플립플롭에서 클럭 신호가 레벨에 따라 작동하는 형태.
• 클럭 신호가 High(1) 상태일 때 입력 $D$가 출력 $Q$로 전달되고, 클럭이 Low(0)일 때 상태를 유지.

동작 원리

1. 클럭 신호가 활성화(High)되면 입력 $D$가 출력 $Q$로 전달.
2. 클럭 신호가 비활성화(Low)되면 $Q$는 기존 상태를 유지.

특징

• Level-triggered 플립플롭은 클럭 신호가 활성 상태 동안 지속적으로 입력을 반영하기 때문에 글리치 발생 가능성이 있음.
• 이를 해결하기 위해 에지 트리거 방식(Edge-triggered)이 더 자주 사용됨.