UVM

Universal Verification Methodology의 약어이다.System verilog 기반으로 작성되며, 각종 반도체 Digital design의 검증을 위해 사용되는 표준 방법론이다.이게 왜 지금 대부분의 검증 환경에 사용되는가? 라는걸 실무자 입장에서