A) 현재 디렉토리
A) read_verilog, source, load_upf, read_upf
Q)
A) create_lib 로 TECH_LIB과 REFERENCE_LIB 사용할 수 있음.
Q)
A) 3개 hvt,rvt,lvt
Q)
A) 8개 초과하면 안됨
A) 1개?
7.
A) ORCA_TOP.nlib
8 lab5_setup 디렉토리에 디자인 라이브러리가 나타났습니까?
A) 디자인 라이브러리는 block이 형성이 되지 않았기에 lab56에 보이지 않음
set_app_var search_path " .scripts ORCA_TOP_constraints ORCA_TOP_design_data" : ""안의 경로를 추가해준다? 정도로 해석
추가하지 않으면 현재 경로만 되어있음
set_ref_libs
source setup.tcl
create_lib -use_technology_lib $TECH_LIB -ref_libs $REFERENCE_LIBRARY ORCA_TOP.nlib
//setup file에 REFERENCE 라이브러리에 해결되지 않음 참조 라이브러리 넣었을 때 회로도가 다시 잘 나옴
즉, setup.tcl을 기준으로 레이어가 생성되는 건가?
create_lib으로 생성된 거 기준으로 불러온다라고 생각하면 됨
floor DEF file 불러오기