다음 논리식이 항등식을 만족하는지, 시뮬레이션으로 확인
(A+B)(A+CD) = A+BCD
| 1. 논리 다이어그램 디자인 |
|---|
![]() |
| ○ 노란색 부분: (A+B)(A+CD) |
| ● 파란색 부분: A+BCD |
| 2. Waveform 세팅 |
|---|
![]() |
| ○ 앞선 다이어그램을 컴파일한 Waveform은 다음과 같다. |
| + 만약 컴파일 과정에서 에러 발생 시, 논리 게이트의 입력선이 어긋났을 수도 있다. (본인은 매번 오류때마다 이게 원인이었음..) |
| 아래부터는 Waveform 세팅 꿀팁 |
|---|
![]() |
| ○ 왼쪽의 Bar 에서 Input(A) 클릭 |
![]() |
| ○ 상단의 Edit → Value → Overwrite Clock 클릭 |
![]() |
| ○ Period 10ns 로 설정 후, OK 클릭 |
![]() |
| ○ 지정한 Interval로 반복 신호 자동 세팅 가능 |
![]() |
| ○ 같은 방식으로 나머지 Input(B, C, D) 도 간편하게 세팅 완료 |
| ● B: Period(100), Offset(100) |
![]() |
| ○ 시뮬레이션 결과, Result1 과 Result2 의 출력 값이 같음을 확인할 수 있다. 따라서 항등식이다. |
입력: d₀, d₁, d₂ ~ d₁₁
출력: b₃, b₂, b₁, b₀
ex) 입력 d₂가 1일때, {b₃, b₂, b₁, b₀} = 0010
입력은 임의의 Clock때 오직 하나의 bit만 1이 되도록 설정
| 1. 진리표 |
|---|
![]() |
| ○ 각 입력단에 따른, 출력 Bit의 값은 위의 진리표와 같다. |
| 2. 논리식 결과 |
|---|
| b₀= Σd(1, 3, 5, 7, 9, 11) |
| b₁= Σd(2, 3, 6, 7, 10, 11) |
| b₂= Σd(4, 5, 6, 7) |
| b₃= Σd(8, 9, 10, 11) |
| 3. 논리 다이어그램 |
|---|
![]() |
| 4. 시뮬레이션 결과 |
|---|
![]() |