UVM
1.[UVM] UVM 검증방법론의 개념과 구조(반도체 검증)
UVM(Universal Verification Methodology)를 처음 입문하시는 분들을 위한 개념 설명입니다. 안녕하세요. 현업에서 가장 많이 사용되는 반도체 Chip의 (Dynamic)검증 방법론인 UVM에 대해서 글을 작성하도록 하겠습니다.
2024년 12월 22일
2.[UVM] Phase란 무엇일까?
UVM Phase란 무엇인가요? UVM Phase(단계)는 시뮬레이션의 진행을 체계적으로 관리하기 위해 사용됩니다...
2024년 12월 24일
3.[UVM] Base가 되는 Classes
UVM에 사용되는 구성 요소들은 모두 UVM 라이브러리에 있는 class를 상속 받아 작성되며, 이것을 base class라고 지칭하겠습니다. 오늘은 이러한 base class에 대해 알아보겠습니다.
2024년 12월 24일
4.[UVM] Sequencer에 대하여
Sequence와 Driver 간의 데이터 트랜잭션 전달을 제어하는 중요한 컴포넌트입니다. uvm_sequencer라는 UVM 라이브러리 클래스를 상속받아 사용되는 것이 권장되며, 이 클래스는 sequence가 driver와 통신...
2024년 12월 29일
5.[UVM] Sequence에 대하여(개념, 작성법)
오늘은 UVM 환경에서 stimulus generator인 Sequence에 대해 알아보겠습니다.
2024년 12월 30일
6.[UVM] Driver에 대하여(개념, 작성법)
오늘은 Driver에 대하여 알아보겠습니다. Driver는 Sequence를 Sequencer로부터 받아 DUT에 전달하는 역할을 수행하는 컴포넌트입니다.
2025년 1월 4일