RTL 시스템반도체-Project

Park SeungChan·2024년 6월 17일

0

Verilog

목록 보기

8/8

Verilog를 이용해 시계와 스탑워치 모듈을 만들고, 이를 FND에 표시한다.

RTL Circuit Design & Verification

이전 포스트

System Verilog(FIFO)

1개의 댓글

2024년 6월 29일

와.. 혼자만 재밌는거 하고.. 너무하시네요.. 😢

답글 달기

관련 채용 정보