조합 회로 빌딩 블록 (3)

디멀티플렉서의 기능

디멀티플렉서

디코더에 enable 단자를 추가하면, 디멀티플렉서로 동작

1개의 입력선을 통해 전달된 데이터를
n개의 선택선($S_{n-1}, \dots, S_{0}$)조합에 따라
$2^n$ 개의 출력선 중 하나로 분배(전달)

기본적인 플립플롭(flip-flop) 기능

플립플롭

• 1비트 기억 소자
  두 개의 안정된(바이스테이블) 상태(0 또는 1) 중 하나를 가짐
• 피드백 구조
  출력이 다시 입력으로 되돌아오는 궤환(feedback) 루프를 가짐

NOR 게이트로 구성된 S(set) R(reset) 래치 1

• 2개의 NOR 게이트가 서로 교차(크로스)되게 연결된 형태
• 출력 Q̄는 Q의 보수로 항상 Q와 반대 상태 유지

NOR 게이트로 구성된 SR 래치 2

: 1 시작

S=0, R=1 (Reset 상태)

• G₁ 출력이 Q̄=1이 되고, 이 Q̄가 G₂에 인가되어 Q=0 유지
• 이후 R=0으로 돌아가면 Hold 상태가 되어, Q는 0을 유지

S=1, R=0 (Set 상태)

• G₂ 출력이 Q=1이 되고, 이 Q가 G₁에 인가되어 Q̄=0으로 유지
• 이후 S=0으로 돌아가더라도 Hold 상태로 전환될 뿐, Q는 1을 유지

S=1, R=1 (부정 상태)

• 두 출력이 동시에 0이 되면서 서로 모순되는 피드백이 걸려 정상 동작 불가

NAND 게이트로 구성된 SR 래치

: 0 시작

$\overline{S}=1, \overline{R}=0$ (Reset 상태)

• G₂ 출력 $\overline{Q}$ =NAND(0,Q) = 1 → Q=0 유지
• 이후 $\overline{R}=1$ (→ Hold) 전환 시에도 Q=0 유지

$\overline{S}=0, \overline{R}=1$ (Set 상태)

• G₁ 출력 Q=NAND(0, $\overline{Q}$) = 1 → 래치가 ‘1’로 세트
• 이후 $\overline{S}=1$ (→ Hold) 전환 시에도 Q=1 유지

$\overline{S}=0, \overline{R}=0$ (부정 상태)

• 두 NAND 출력이 모두 1이 되어 서로 모순이 발생

SR 플립플롭

앞에 두 개의 NAND 게이트 $G_3,G_4$를 통해 입력
S,R을 제어하고, 뒤쪽 $G_1,G_2$가 SR 래치 동작을 수행

Enable = 0 일 때

• $G_3,G_4$ 입력 불문하고 출력 = 1
• 동작하지 않음