In Memory Computing

vom·2026년 3월 26일

RTL & FPGA

목록 보기
3/5

목차

  • 1. 배경 및 목표
  • 2. 이론적 배경
  • 3. IMC 구조 및 설계
  • 4. 검증 결과
  • 5. 응용
  • 6. 결론 및 한계
  • 7. Appendix
1. 배경 및 목표
2. 이론적 배경
기본 행렬곱은 Systolic Array의 PE를 사용하여 Time alignment로 수행가능하나 메모리 접근으로 인하여 메모리 병목이 일어날 수 있음.
3. IMC 구조 및 설계
4. 검증 결과
5. 응용
6. 결론 및 한계
7. 추가 설명 / Appendix
profile
vom
이전 포스트

AXI4-Stream Sobel Edge Detection RTL Design & FPGA Implementation

다음 포스트

HDMI Sobel Edge Detection using AXI4-Stream on Zynq FPGA

0개의 댓글