til(55)

ARM Cortex-M 프로그래밍

플립플롭

기본적인 플립플롭

• 플립플롭(flip-flop)과 래치(latch)는 두 개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억소자
• 플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다.
• 래치회로는 근본적으로는 플립플롭과 유사한 기능을 수행

클록형 RS 플립플롭

CP=0인 경우 - S와 R의 입력에 관계없이 앞단의 AND 게이트 G3과 G4의 출력이 항상 0이므로 플립플롭의 출력은 불변
CP=1인 경우 - S와 R의 입력이 회로 후단의 NOR 게이트 G1과 G2의 입력으로 전달되어 앞에서 설명한 RS 래치와 같은 동작을 수행

JK 플립플롭

JK 플립플롭은 SR 플립플롭에서 S=1, R=1인 경우 - 출력이 불안정한 상태가 되는 문제점을 개선하여 S=1, R=1
에서도 동작하도록 개선한 회로
JK 플립플롭의 J는 S(set)에, K는 R(reset)에 대응하는 입력J=1, K=1인 경우 JK 플립플롭의 출력은 이전 출력의 보수 상태로 변화
JK 플립플롭은 플립플롭 중에서 가장 많이 사용되는 플립플롭이다.

비동기식 카운터

• 비동기식 카운터는 첫 번째 플립플롭의 CP 입력에만 클록펄스가 입력되고,
  각 플립플롭의 출력을 다음 플립플롭의 CP 입력으로 사용한다.
• 플립플롭의 출력 전이가 다음 플립플롭을 트리거시킨다.
• 비동기식 카운터는 JK 플립플롭 또는 T 플립플롭을 사용하여 구성한다.
• 카운터는 상향 카운터(up counter)와 하향 카운터(down counter)가 있다.