[산업분석] Intel 12세대 Alder Lake 캐시 구성 상세

Embedded June·2021년 5월 23일
0

링크 - https://www.hardwaretimes.com/intel-12th-gen-alder-lake-golden-cove-gracemont-cache-configuration-detailed/

정리

퀘이사존

  • 인텔의 차세대 코어 아키텍처인 Golden Cove의 캐시 구성이 밝혀짐.
  • L1D 48KB, L1I 32KB, L2 1.25MB, L3는 12MB (코어 당 3MB)로 용량은 Willow Cove와 동일함.
  • Associative way 수에 변경이 있음.
    • L1D는 12-way로 동일함.
    • L1I도 8-way로 동일함. (위 그림이 잘못 기재됨)
    • L2는 10-way로 변경됨. (20 → 10)
    • L3는 12-way로 동일함.

감상 및 느낀점

인텔의 새로운 Golden cove 아키텍처는 L2 캐시의 associativity가 절반인 10-way로 감소하는 변화가 있었다. Associativity가 감소하면 cache에서 탐색해야하는 line 개수가 줄어드므로 탐색 시간과 소비 전력이 줄어든다는 장점이, hit ratio가 감소한다는 단점이 있다. L3도 그대로 놔둔 것으로 보아 branch prediction을 개선해서 불가피한 hit ratio 감소를 꾀하고 소비전력 감소를 노린 것으로 보인다.

profile
임베디드 시스템 공학자를 지망하는 컴퓨터공학+전자공학 복수전공 학부생입니다. 타인의 피드백을 수용하고 숙고하고 대응하며 자극과 반응 사이의 간격을 늘리며 스스로 반응을 컨트롤 할 수 있는 주도적인 사람이 되는 것이 저의 20대의 목표입니다.

2개의 댓글

comment-user-thumbnail
2021년 10월 11일

소비전력 감소보다는 서버용 Sapphire Rapids 코어를 개발하면서 L2를 1.25MB->2MB로 늘리게 되어 캐시 용량 당 way수를 쳐내면서 (캐시 way 수가 너무 많으면 복잡해지니 16-way 정도로 맞춘 것 같습니다.) L2를 늘리지 않는 Alder Lake 칩이 20-way에서 10-way가 된 것 같네요.

1개의 답글