
RISC-V Ecosystem Expansion
Nvidia's Agentic AI-CPU Strategy
Memory-Centric AI Inference
FPGA-based RISC-V Prototyping
AI-Driven Chip Verification
โ๏ธ๋ฐํ ๊ธฐ์ : Nvidia, SiFive
โ๏ธ๋ฐํ ์ผ์: 26.04.16
โ๏ธ๋ฐํ ๊ธฐ์ ๋ถ์ผ: CPU ์ํคํ ์ฒ ๋ฐ ๊ณ ์ ์ธํฐํ์ด์ค (NVLink)
โ๏ธํต์ฌ ๋ด์ฉ
1๏ธโฃ Nvidia๊ฐ SiFive์ ์๋ฆฌ์ฆ G ํ๋ฉ์ ์ฐธ์ฌํ๋ฉฐ RISC-V ์ํคํ
์ฒ๋ฅผ ์์ฌ์ NVLink ์ํ๊ณ๋ก ๋์ด๋ค์ด๋ ์ ๋ต์ ์์ง์์ ๋ณด์.
2๏ธโฃ Agentic AI์ ๋ถ์์ผ๋ก ์ธํด CPU๊ฐ ๋ค์ AI ์คํ์ ์ค์ฌ๋ถ๋ก ์ด๋ํจ์ ๋ฐ๋ผ, ์ ์ฐํ RISC-V ๊ธฐ๋ฐ ์ปค์คํ
CPU ์ค๊ณ์ ์ค์์ฑ์ด ์ปค์ง๊ณ ์์.
3๏ธโฃ ๋ฐ์ดํฐ ์ผํฐ ๋ด์์ ์ ํต์ ์ธ CPU์ ํ๊ณ๋ฅผ ๊ทน๋ณตํ๊ณ , AI ์ํฌ๋ก๋์ ์ต์ ํ๋ ์ด๊ณ ์ ์ฐ์ฐ ๋ฐ ํต์ ์ํคํ
์ฒ๋ฅผ ๊ตฌ์ถํ๊ธฐ ์ํ ํฌ์์ผ๋ก ํด์๋จ.
โ๏ธ๋ฐํ ๊ธฐ์ : SKํ์ด๋์ค, Semidynamics
โ๏ธ๋ฐํ ์ผ์: 26.04.08
โ๏ธ๋ฐํ ๊ธฐ์ ๋ถ์ผ: ๋ฉ๋ชจ๋ฆฌ ์ค์ฌ AI ๊ฐ์๊ธฐ ๋ฐ RISC-V ์ค๊ณ
โ๏ธํต์ฌ ๋ด์ฉ
1๏ธโฃ SKํ์ด๋์ค๊ฐ ๋ฉ๋ชจ๋ฆฌ ๋์ญํญ ๋ณ๋ชฉ ํ์์ ํด๊ฒฐํ๋ RISC-V IP ์ค๊ณ์ฌ์ธ Semidynamics์ ์ ๋ต์ ํฌ์๋ฅผ ๋จํํจ.
2๏ธโฃ Semidynamics์ ๋
์ ๊ธฐ์ ์ธ Gazzillion์ LLM ์ถ๋ก ์ ๋ฐ์ํ๋ ๋ฉ๋ชจ๋ฆฌ ์ง์ฐ์ ํจ๊ณผ์ ์ผ๋ก ๊ด๋ฆฌํ์ฌ ๋ฐ์ดํฐ ์ฒ๋ฆฌ ํจ์จ์ ๋์.
3๏ธโฃ ์ปดํจํ
๋ฅ๋ ฅ๋ณด๋ค ๋ฉ๋ชจ๋ฆฌ ์ฉ๋๊ณผ ๋ฐ์ดํฐ ์ด๋์ด AI ๊ฒฝ์ ์ฑ์ ๊ฒฐ์ ํ๋ ์๋์ ๋ง์ถ์ด, HBM๊ณผ ๊ฒฐํฉ๋ ์ต์ ์ AI ์ธํ๋ผ ์นฉ ์ค๊ณ๋ฅผ ๋ชฉํ๋ก ํจ.
โ๏ธ๋ฐํ ๊ธฐ์ : ์ค๊ตญ ๊ณผํ์(CAS) ๋ฐ 'Linglong 2.0' ์ ์กฐ์ฌ
โ๏ธ๋ฐํ ์ผ์: 26.04.22
โ๏ธ๋ฐํ ๊ธฐ์ ๋ถ์ผ: ์ง๋ฅํ ์ฃ์ง ์ปดํจํ ๋ฐ ์คํ์์ค ํ๋์จ์ด
โ๏ธํต์ฌ ๋ด์ฉ
1๏ธโฃ ์ต๊ทผ ๋ฒ ์ด์ง์์ ์ด๋ฆฐ ๋ก๋ด ๋ํ์์ Linglong 2.0์ ํฌํจํ ๋ค์์ ํด๋จธ๋
ธ์ด๋ ๋ก๋ด์ด ๊ธฐ์กด Nvidia ์๋ฃจ์
๋์ ๋
์์ ์ธ RISC-V AI CPU๋ฅผ ํ์ฌํจ.
2๏ธโฃ ์ค๊ตญ์ ๋ฐ๋์ฒด ์๊ธ์์กฑ ์ ๋ต์ ์ผํ์ผ๋ก, ์คํ์์ค ํ๋ก์ธ์์ธ Xiangshan๊ณผ Ruyi OS๋ฅผ ๊ฒฐํฉํ ํตํฉ ์นฉ ํ๋ซํผ ๊ตฌ์ถ์ด ๊ฐ์ํ๋๊ณ ์์.
3๏ธโฃ ํนํ ์ฃ์ง ๋จ์ ๋์งํธ ํ๋ก ์ค๊ณ์์ ๋์ ์์ ๋์ ์ ์ ๋ ฅ ์ฑ๋ฅ์ ์ ๊ณตํ๋ RISC-V๊ฐ ๊ณ ์ฑ๋ฅ ๋ก๋ณดํฑ์ค ์ ์ด์ ํต์ฌ์ผ๋ก ์๋ฆฌ ์ก๊ณ ์์.
โ๏ธ๋ฐํ ๊ธฐ์ : Qualcomm, Synopsys
โ๏ธ๋ฐํ ์ผ์: 26.04.20 (์ฌ๋ก ๋ถ์ ์ ๋ฐ์ดํธ)
โ๏ธ๋ฐํ ๊ธฐ์ ๋ถ์ผ: ๋์งํธ ํ๋ก ์ค๊ณ ์๋ํ (EDA/Verification)
โ๏ธํต์ฌ ๋ด์ฉ
1๏ธโฃ ํ์ปด์ด GPU์ ๊ฐ์ด ๋ณ๋ ฌ์ฑ์ด ๋์ ๋ณต์กํ ๋์งํธ ํ๋ก ์ค๊ณ์์ AI ๊ธฐ๋ฐ ๊ฒ์ฆ ํด์ ๋์
ํ์ฌ ํ
์คํธ์ผ์ด์ค ์์ฑ ์๊ฐ์ ํ๊ธฐ์ ์ผ๋ก ์ค์.
2๏ธโฃ ์๋์ผ๋ก ์ฒ๋ฆฌํ๊ธฐ ์ด๋ ค์ด Corner Cases๋ฅผ AI๊ฐ ์๋์ผ๋ก ํ์งํ๊ณ ์์ ํ์ฌ, ๊ธฐ๋ฅ์ Coverage ๋ฌ์ฑ ๊ธฐ๊ฐ์ ๋จ์ถํจ.
3๏ธโฃ Shift-left ์ ๋ต์ ํตํด ์ค๊ณ ์ด๊ธฐ ๋จ๊ณ์์ ๋ฒ๊ทธ๋ฅผ ์กฐ๊ธฐ ๋ฐ๊ฒฌํจ์ผ๋ก์จ ์ฐจ์ธ๋ NPU ๋ฐ GPU ํน๋ฆฌ์ค ๊ณต์ ์ ์์ฅ ์ถ์ ์์ (Time-to-Market)์ ์๋น๊น.
โ๏ธ๋ฐํ ๊ธฐ์ : OPENEDGES Technology
โ๏ธ๋ฐํ ์ผ์: 26.04.24 (IP ๋ผ์ด์ ์ฑ ์ ๋ฐ์ดํธ)
โ๏ธ๋ฐํ ๊ธฐ์ ๋ถ์ผ: AI ๊ฐ์๊ธฐ(NPU) ๋ฐ ๋ฉ๋ชจ๋ฆฌ ์ปจํธ๋กค๋ฌ IP
โ๏ธํต์ฌ ๋ด์ฉ
1๏ธโฃ ๊ตญ๋ด IP ์ ๋ฌธ ๊ธฐ์
์ธ ์คํ์ฃ์ง๊ฐ RISC-V ๊ธฐ๋ฐ ํ๋ก์ธ์์ ์์ฌ์ ๊ณ ์ฑ๋ฅ NPU๋ฅผ ๊ฒฐํฉํ ํ ํ AI ํ๋ซํผ IP๋ฅผ ๊ธ๋ก๋ฒ ์์ฅ์ ๊ณต๊ธํจ.
2๏ธโฃ ํ๋์จ์ด ๋ ๋ฒจ์์ NPU์ ๋ฉ๋ชจ๋ฆฌ ์์คํ
(NoC, DDR ์ปจํธ๋กค๋ฌ)์ ๊ธด๋ฐํ๊ฒ ์ต์ ํํ์ฌ ์ฃ์ง ๋๋ฐ์ด์ค์์ ์ต์ ์ TOPS/W(์๋์ง ํจ์จ์ฑ) ์ฑ๋ฅ์ ๊ตฌํํจ.
3๏ธโฃ FPGA ํ๋กํ ํ์ดํ ํ๊ฒฝ์ ์ง์ํ์ฌ ํน๋ฆฌ์ค ๊ณ ๊ฐ์ฌ๋ค์ด ์ค๋ฆฌ์ฝ ์ ์ ์ ๋์งํธ ํ๋ก์ ์ฑ๋ฅ์ ์ ๋ฐํ๊ฒ ๊ฒ์ฆํ ์ ์๋ ์ค๊ณ ์์ฐ์ ์ ๊ณตํจ.