💡Today Keyword

• Physical AI SoC

• RISC-V & MIPS Integration

• eFPGA for Hardware Security

• UCIe Die-to-Die Connectivity

📢Arteris, MIPS와 협력하여 RISC-V 기반 Physical AI SoC 개발 가속화

• ✔️발표 기업: Arteris, MIPS

• ✔️발표 일자: 26.04.21

• ✔️발표 기술 분야: RISC-V 기반 SoC 인터커넥트 및 CPU IP

• ✔️핵심 내용
  1️⃣ NoC(Network-on-Chip) 기술 리더인 Arteris와 RISC-V 전문 기업 MIPS가 'Physical AI'용 차세대 SoC 개발을 위해 전략적 파트너십을 체결함.
  2️⃣ MIPS의 고성능 RISC-V 멀티쓰레딩 CPU와 Arteris의 상호 연결 IP를 결합하여 자율주행 및 로보틱스 등에 필수적인 실시간 데이터 처리 성능을 극대화함.
  3️⃣ 설계자가 복잡한 디지털 회로 설계 시 지연 시간을 줄이고 전력 효율을 높일 수 있는 통합 검증 플랫폼을 제공하여 제품 출시 기간을 단축함.

📢Menta, 일본 AIST의 암호화 및 하드웨어 보안을 위한 eFPGA 기술 공급

• ✔️발표 기업: Menta, AIST (일본 산업기술종합연구소)

• ✔️발표 일자: 26.04.23

• ✔️발표 기술 분야: FPGA (Embedded FPGA) 및 보안 회로 설계

• ✔️핵심 내용
  1️⃣ 프랑스의 eFPGA 전문 기업 Menta가 일본 최대 공공 연구기관인 AIST의 차세대 보안 칩 연구 프로젝트에 자사의 eFPGA IP를 공급함.
  2️⃣ ASIC 내부에 프로그래밍 가능한 로직(eFPGA)을 내장하여, 하드웨어 보안 알고리즘을 실시간으로 업데이트하고 물리적 공격으로부터 보호하는 회로를 설계함.
  3️⃣ 이는 칩 제작 후에도 디지털 회로의 기능을 변경할 수 있는 유연성을 제공하여, 빠르게 진화하는 양자 내성 암호(PQC) 등의 기술 대응에 최적화된 설계 방식임.

📢Synopsys, 업계 최초 64G UCIe IP 테이프아웃으로 칩렛 연결성 강화

• ✔️발표 기업: Synopsys

• ✔️발표 일자: 26.04.06 (최근 3개월 이내 주요 소식)

• ✔️발표 기술 분야: 디지털 인터페이스 IP (UCIe)

• ✔️핵심 내용
  1️⃣ Synopsys가 칩렛(Chiplet) 간 데이터 전송 표준인 UCIe(Universal Chiplet Interconnect Express) 의 최신 규격을 지원하는 64G IP 테이프아웃에 성공함.
  2️⃣ 단일 패키지 내 여러 다이(Die) 간의 초고속 데이터 통신을 가능하게 하여, 단일 칩 크기의 한계를 넘어서는 초대형 AI 가속기 설계를 지원함.
  3️⃣ 디지털 설계자가 칩렛 아키텍처를 도입할 때 겪는 상호 연결의 복잡성과 신호 무결성 문제를 해결할 수 있는 신뢰성 높은 설계 자산을 확보함.

📢중국 팹리스, 고성능 RISC-V 칩 'Xiangshan' 기반 자국 내 생태계 강화

• ✔️발표 기업: 중국 과학원 (CAS), 주요 팹리스

• ✔️발표 일자: 26.04.06 (최근 3개월 이내 주요 소식)

• ✔️발표 기술 분야: CPU 아키텍처 (RISC-V) 및 디지털 시스템 설계

• ✔️핵심 내용
  1️⃣ 오픈소스 아키텍처인 RISC-V를 활용한 고성능 CPU 코어 Xiangshan이 실제 클라우드 및 서버 환경에서 동작 가능한 수준의 기술적 이정표를 달성함.
  2️⃣ 미국 중심의 ISA 제약에서 벗어나 독자적인 디지털 시스템 생태계를 구축하려는 중국의 반도체 자급자족 전략의 핵심 성과임.
  3️⃣ 단순 저전력 임베디드 코어를 넘어 복잡한 OS와 고성능 하드웨어를 제어할 수 있는 디지털 설계 능력이 글로벌 수준에 근접했음을 보여줌.