Metal2
Q를 눌러 속성에 들어간 후, Metal2 선택
Metal2의 최소 size는 0.14um
M2_M1v를 선택히여 Via를 형성
M2와 M1을 배선
다음과 같이 TR의 active area 위로 배선을 하게되면 TR에 기생Cap이 발생하여 성능이 저하됨
->하지말 것!!
배선을 하면서 우클릭을 통해 M1 M2 swap이 가능
Via up to Metal2를 통해 Via를 뚫는 동시에 배선이 가능
4INPUT NAND
- DRC
- LVS
- Layout 최적화
Size가 5.69um임을 볼 수 있다.
4INPUT NOR
-
DRC
-
LVS
-
Layout 최적화
Size가 9.51um임을 볼 수 있다.
Switch
- 2:1 MUX
이와 같은 구조의 스위치가 사용됨을 볼 수 있다.
PMOS의
- DRC
-
LVS
-
최적화
Size가 5.78um임을 볼 수 있다.
