output D_Out;
reg D_Out;
always @ (B_In, Use_B)
begin
if (Use_B)
begin
D_Out = B_In;
end
else
begin
D_Out = 1'bz;
end
end
always @ (A_In, Use_A_N)
begin
D_Out = 1'bz;
if (!Use_A_N)
begin
D_Out = A_In;
end
end
Mismatch 발생. 하면 안됨.
inoutpin의 경우reg사용 못함
assign D_Out = (Use_B) ? B_In : 1'bz;
assign D_Out = (!Use_A_N) ? A_In : 1'bz;
이렇게 사용