RegInit 정리

자꾸 실수해서, 헷갈려서 정리한다.

  val a_reg = RegInit(0.U(16.W))
  val state = RegInit(init.U(n.W))
  val state = RegInit(UInt(4.W), init.U)
  val regs = Reg(Vec(32, UInt(64.W)))
  val regs = RegInit(VecInit(Seq.fill(4)(0.U(8.W))))

다 가능하다.
그러나

  val a_reg = RegInit(0.UInt(16.W))
  val a_reg = RegInit(UInt(16.W))
  val a_reg = RegInit(U(16.W))
  val state = RegInit(U(4.W), init.U)
  val regs = RegInit(Vec(4, UInt(8.W)))
  val regs = RegInit(Vec(4, UInt(8.W))(0.U(8.W)))

는 불가능하다.