Verilog

1.[Verilog] Square Matrix Multiplier

post-thumbnail

* 테스트 환경 OS: UBUNTU 22.04 LTS Tool:VIVADO 2023.2 설명 행렬곱 일반화 규칙 변수 3개로 행렬곱을 일반화 할 수 있다. 즉, 3중 for문으로 모든 요소에 대한 행렬곱 연산을 일반화한 코드를 작성 가능하다.

2023년 11월 7일

2.[Verilog] AXI Lite Read Channel 설계

post-thumbnail

AXI Lite Read channel 설계

2023년 12월 1일

3.[Verilog] AXI Write Channel 설계

post-thumbnail

AXI Write Channel 설계

2023년 12월 4일

4.[Verilog] AXI Lite Interface v1.0

post-thumbnail

![](https://velog.velcdn.com/images/veri9ood100/post/c34774a3-5a4e-4470-a2fe-5487c13bd5f3/image.

2023년 12월 4일

5.[Verilog] Ring Buffer 설계

post-thumbnail

[Verilog] Ring Buffer 설계

2023년 12월 11일