- 전체보기(182)
- Parallelism(1)
- Power and Energy(1)
- test(1)
- Dependability(1)
- uart(1)
- I2C(1)
- casez(1)
- computer architecture(1)
- systemverilog(1)
- Reducing power(1)
- driver(1)
- agent(1)
- Performance(1)
- VIF(1)
- build_phase()(1)
- convert2string()(1)
- {32{sub}}(1)
- Cost of IC(1)
- flynn's Taxonomy(1)
- casex(1)
- uvm_do(1)
- type_id::create(1)
- 삼항연산자(1)
- uvm_info(1)
- Static power(1)
- monitor(1)
- Constructor(1)
- spi(1)
- Model Compression(1)
VLSI Lec 2
NMOS/PMOS 구조부터 차단 · 선형 · 포화 영역과 핀치오프까지MOSFET = Metal–Oxide–Semiconductor Field Effect Transistor.금속(요즘은 폴리실리콘) 게이트가 산화막을 사이에 두고 반도체 위에 얹혀 있는 구조.① 단자는
Lec 2 Performance
Response time (also called executiontime) \- How long it takes to do a taskThroughput \- Total work done per unit time \- e.g., tasks/transaction
l1_cache_scoreboard.sv
DV 면접의 핵심. "레퍼런스 모델을 어떻게 만드나"는 거의 반드시 나오는 질문이고, 이 스코어보드가 그 답이다. 단순 메모리 모델이 아니라 **캐시 전체(태그/valid/dirty/ data/PLRU + DRAM)를 미러링하는 골든 모델**로, 매 요청마다 hit
rtl/l1_cache_core.sv
이 프로젝트의 심장. 4-way 캐시 컨트롤러 = 2단 파이프라인 + 6상태 FSM +forwarding. 면접에서 가장 깊게 파고드는 파일이라, 블록별로 "무엇을·왜"를 다 잡는다.컨트롤러는 크게 7개 블록으로 나뉜다. 순서대로 읽으면 데이터 흐름이 보인다.\| \|
rtl/l1_cache_core.sv
이 프로젝트의 심장. 4-way 캐시 컨트롤러 = 2단 파이프라인 + 6상태 FSM +forwarding. 면접에서 가장 깊게 파고드는 파일이라, 블록별로 "무엇을·왜"를 다 잡는다.컨트롤러는 크게 7개 블록으로 나뉜다. 순서대로 읽으면 데이터 흐름이 보인다.\| \|
rtl/sram_macro.sv
캐시의 태그/데이터 저장 배열 모델. 작지만 이 프로젝트 버그 스토리의 핵심이라,동기 읽기·read-before-write·forwarding이 왜 한 세트인지 여기서 이해하면 면접에서크게 쓴다.캐시가 태그와 데이터를 담는 SRAM의 동작 모델. 실칩에선 벤더의 컴파일
l1_cache_pkg.sv
L1 Cache Controller 프로젝트 시리즈 1편캐시의 기하학적 정의, 주소 분해, FSM 상태, PLRU 함수Cache Geometry — 캐시 구조 파라미터주소 분해 — tag/set/word/byte타입 정의 (typedef)Controller FSM —
면접 예상질문
DV Intern interview preparationSpeak these out loud until they feel natural. Keep answers ~30-60 seconds each.Bold = the one-sentence answer (lead wit
AXI4 UVM (12) — SVA
시리즈: ... · sequences · coverage · SVA앞서 배운 VALID/READY 골든 룰을 코드로 자동 감시하는 게 이 파일이다. 이력서의 "~25 bind-based SVA protocol assertions"의 실제 구현.이게 SVA의 핵심 설계
AXI4 UVM (11) — coverage
시리즈: ... · base_test · sequences · coverageenv에서 monitor의 analysis port에 스코어보드와 함께 연결됐던 그 커버리지다. 같은 트랜잭션을 받아서 "어떤 조합을 봤는지" 체크리스트를 채운다.이게 이력서의 "100% fu
AXI4 UVM (10) — sequences
시리즈: ... · agent_cfg/agent/env · base_test · sequences지금까지: test가 "어떤 시퀀스 쓸지" 골랐다면, 이 파일은 그 시퀀스가 실제로 뭘 하는지다.이건 실무에서 중요한 판단이에요. "알려진 버그"를 정상 회귀에서 분리해서,
Study guide + Summary
Pipelined L1 Cache Controller UVM 이 문서 하나로 공부할 수 있게 방법 + 내용을 모두 담았다. Part 0~1 — 어떻게, 어떤 순서로 공부할지 Part 2 — 실제 학습 내용 (핵심) Part 3~7 — 확인·연습·면접 대비 Part
AXI4 UVM (9) — base_test
시리즈: ... · tb_top · agent_cfg/agent/env · base_test지금까지 흐름의 시작점이다. tb_top의 run_test("axi4_base_test")가 이 파일을 깨운다.핵심 설계: 부모가 뼈대를 다 만들고, 자식은 get_seq() 하
AXI4 UVM (8) — agent_cfg · agent · env
시리즈: ... · tb_top · agent_cfg/agent/env · base_test이 세 파일은 UVM 컴포넌트들을 계층으로 묶는 골격이다. 개별 부품(driver, monitor, scoreboard)이 여기서 조립된다.시퀀서는 특별할 게 없음 → uvm_s
AXI4 UVM (7) — tb_top
시리즈: ... · ref_model/scoreboard · tb_top · agent_cfg · agent · env · base_testdriver, monitor, scoreboard, ref_model이 어디서 시작되는지가 여기다.이게 "v1에서 fail, v2
AXI4 UVM (6) — ref_model & scoreboard
시리즈: 아이템 · 인터페이스 · 드라이버 · 모니터 · 관계 · ref_model/scoreboard모니터가 관찰한 트랜잭션이 최종적으로 "맞는지 틀린지" 판정되는 곳이다.핵심 분업:Reference Model = "메모리가 이렇게 됐어야 한다"를 계산하는 정답지Sc
AXI4 UVM (5) — 네 파일의 관계
시리즈 마무리: 아이템 · 인터페이스 · 드라이버 · 모니터가 어떻게 맞물리나Item (seq_item):Encoded AXI4 protocol legality (4KB boundary, size/address alignment, WRAP beat-countrules)
AXI4 UVM (4) — axi4_monitor
시리즈: 아이템 · 인터페이스 · 드라이버 · 모니터핵심: 채널마다 독립 스레드 + 큐(FIFO)로 phase를 이어붙임(드라이버가 "구동"을 채널 병렬로 했듯, 모니터는 "관찰"을 채널 병렬로)읽기는 더 단순 (B 단계 없음):AR 핸드셰이크 → ar_q → R be
AXI4 UVM (3) — axi4_driver
시리즈: 아이템 · 인터페이스 · 드라이버 · 모니터 axi4_driver — 파이프라인 마스터 드라이버 전체 구조 왜 이 구조인가 — Blocking과 비교 ❌ 전형적인 Blocking 드라이버 ✅ 이 드라이버 헤더 주석의 설계 의도 멤버 변수 채널별 작업 큐 Inflight & 계측 카운터 is_idle() — Drain 판정 run...
AXI4 UVM (2) — axi4_if
시리즈: 아이템 · 인터페이스 · 드라이버 · 모니터핵심: 같은 신호를 두 개의 clocking block이 다른 방향/역할로 바라봄⚠️ \`output > 2ns 클록이면 50%, 1ns 클록이면 충돌. 고속 클록에서는 재조정 필요.⚠️ 현재 UVM 클래스는 virt