Computer Architecture

명령어 집합(instruction set, instruction set architecture/ISA)은 소프트웨어와 하드웨어, 특히 CPU와의 사이의 약속이다. ISA는 여러 명령어들을 정의하며 또한 현재 시스템의 상태가 어떻게 구성되어 있고 명령어를 실행할 때 그

교수님이 "파이프라이닝이 뭐냐?"고 물으시면명령어 실행 과정을 독립적인 단계로 나누어 자원을 병렬로 활용하는 기법입니다.각 단계 사이에 파이프라인 레지스터를 두어 데이터를 임시 저장하고 흐름을 제어합니다.목표는 Throughput을 최대화하여 CPI를 1에 가깝게 만드

아무리 CPU를 Tomasulo 알고리즘으로 화려하게 설계해도, 데이터를 담고 있는 메모리가 느리면 CPU는 멍하니 기다려야 합니다. 이를 'Memory Wall' 문제라고 부릅니다. 이 벽을 깨기 위한 하드웨어의 노력을 파헤쳐 봅시다.캐시가 존재하는 근본적인 이유입니

우리가 지금까지 본 Integer ADD(정수 더하기)는 1사이클 만에 실행(EX)이 끝났지만, 실수(Floating Point) 연산은 훨씬 복잡해서 시간이 오래 걸립니다. 이게 파이프라인에 들어오면 그동안 배웠던 규칙들이 깨지기 시작합니다. 교수님이 좋아하시는 "예

Moore's Law무엇이 성능을 기하급수적으로 늘렸나risc for pipelinecache ILP: Instruction Level parallelismpower density: 기하급수적으로 상승, 칩 집적도가 높아지면cpu Frequency 를 낫춰야한다 TLP

1.Reducing Power A. Do nothing well 아무것도 안 할 거면, 확실하게 꺼라 놀고 있는 하드웨어는 전기를 0으로 먹게 만들어라 기술적 구현: Clock Gating 디지털 회로는 클럭 신호가 들어올때마다 전기를 사용 만약 ALU가 아무

1. Dependability(신뢰성/의존성) 1. Dependability의 핵심 개념 Dependability는 "사용자가 시스템을 믿고 의존할 수 있는 능력"을 말합니다. 단순히 "고장이 안 난다"를 넘어서, 고장이 나더라도 얼마나 빨리 복구하느냐까지 포함하는 포

"전체 시스템 중 일부만 빠르게 개선한다고 해서, 전체 속도가 그만큼 빨라지는 것은 아니다. 개선하지 못한 부분(Serial Part)이 결국 발목을 잡는다."$f$ (Fraction): 전체 작업 중 속도를 높일 수 있는 부분의 비율 (예: 40% = 0.4)$n$

textbook 90p

1\. Register: operand is in register– Add R4, R3– Second operand’s value = RegsR3ALU2\. Immediate: operand is constant– Add R4, – Second operand’s val

control signal: Bluedata path: Black파이프라인의 궁극적인 목표는"매 클럭마다 명령어 1개씩을 끝마치는 것(Ideal CPI = 1)"입니다.수식 분석:$$CPI = \\frac{\\text{IC} + \\text{Pipeline fill-u

sub instruction able o select, we don rly care what is input Alusub inst need to stor incode anymoreDon’t wait for it to be stored in a registerRequir

앞서 우리가 BNEZ (Branch if Not Equal to Zero) 명령어를 풀면서 겪었던 '점프 페널티'나 '플러시(Flush)'의 근본적인 원인이 바로 이 녀석입니다"If the branch is taken (condition is true) next ins

Control Hazards 근본적인 문제: 분기문(Branch)의 딜레마 파이프라인은 명령어를 쉬지 않고 연속해서 가져와야(Fetch) 속도가 빠릅니다. 그런데 if문 같은 분기명령어(Branch)를 만나면 다음 두 가지를 알아내기 전까지는 다음 명령어를 제대로 가져올 수 없습니다. Target Address (목적지 주소): 그래서 어디로 점프할 건데...

Compiler reorders instructions so that the nextinstruction after the branch is:– Useful in most cases– Harmless both in taken and not taken case– Disa

p726 1. (C.1) 달리기 경주 비유 R3 (도착선): 초기값이 R2 + 396입니다. 즉, 출발선보다 396만큼 앞에 그어진 '도착선'이며

FP operations are long and cannot be completed in 5 cycles (EX lasts more than 1 cycle)• Simply imagine that EX stage is duplicated for FP기존 정수 연산(덧셈